本文采用一种基于比例积分(PI)控制算法的环路滤波器应用于带宽自适应的全数字锁相环，建立了该锁相环的数学模型
2010-10-14 10:03:25
1271 
本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关
2018-10-25 09:17:138237 介绍了锁相环路的基本原理，分析了集成锁相环芯片ADF4106的工作特性，给出了集成锁相环芯片ADF4106的一个应用实例，为高频频率合成器的设计提供了很好的思路。 关键词：ADF4106，锁相环，频率合成器，环路滤波器
2019-07-04 07:01:10
本文设计了一种宽频率范围的CMOS锁相环(PLL)电路，通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路，有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。设计了
2019-07-08 07:37:37
全数字锁相环的设计及分析 1 引 言 锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路，即系统进入锁定状态(或同步状态)后，震荡器的输出信号与系统输入信号之间相差为零，或者保持为常数
2010-03-16 10:56:10
本帖最后由 gk320830 于 2015-3-9 20:38 编辑
最近在用adf 4001做一个锁相环，环路配置好后发现锁定不了，电荷泵cp 输出一直在扫描，检查芯片内部的配置，也没发现什么问题，分频输出也是正常的，哪位高手用过这个芯片，帮我分析分析吧，期待中。。。
2010-09-14 08:52:16
本文按照数字锁相环设计的步骤，采用手把手的方式讲述设计过程和原理，旨在给数字锁相环初次设计者提供一个思路，缩短开发的时间。 有关数字锁相环的帖子不断出现，但大多没有讲述其原理。翻开有关锁相环的书总是
2012-01-12 15:29:12
数字锁相环设计源程序PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率.目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
2009-12-18 10:37:37
而已，设计出来的锁相环肯定很精确。但是，在物理控制器中，还有一种很简单的设计方法，也就是我们的项目曾经使用的锁相方法，直接采集A相电压，然后判断A相电压的过零点，如果出现过零点，那么就记录下该时刻
2015-01-04 22:57:15
电荷泵锁相环的基本原理是什么？电荷泵锁相环的噪声模型与相位噪声特性是什么？电荷泵锁相环的相位噪声与环路带宽关系是什么？
2021-06-07 06:57:53
本帖最后由 zhihuizhou 于 2011-12-21 17:43 编辑
锁相环PLL原理与应用 第一部分：锁相环基本原理 一、锁相环基本组成 二、鉴相器(PD) 三
2011-12-21 17:35:00
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号
2022-01-11 06:34:28
如题，AD9957的锁相环一直失锁，不用锁相环输出点频信号时正常的，用了锁相环后，PLL_LOCK信号一直为低，sync_clk输出信号也不是稳定的周期信号，环路滤波器的值有点误差，因为现有的器件没有那么精确的电容电阻值，问下锁相环的控制除了控制CFR3之外还有别的要注意的么？
2018-12-10 09:30:24
该文章是完全原创，用最简洁的语言讲清楚FPGA实现负反馈的精要。震撼！FPGA实现负反馈控制纯数字锁相环！.zip (225.26 KB )
2019-04-30 04:50:41
LabVIEW锁相环（PLL） 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环
2022-05-31 19:58:27
在使用K60的过程中发现自己pllinit（）不清楚，才发觉自己锁相环的概念还不懂，so，赶紧补补……锁相环（PLL: Phase-locked loops）是一种利用反馈（Feedback）控制
2021-11-04 08:57:18
PLL(锁相环)电路原理是什么？
2022-01-21 07:03:37
`可编程锁相环（PLL）解决方案有多种尺寸和类型可供选择。 PLL以整数N或小数N形式提供同时根据带宽利用无源或有源环路滤波器。 可以通过3线串行接口对其进行快速编程同时提供非常低的杂散抑制和较小
2021-04-03 17:00:58
概述：SC9257是杭州士兰微电子生产的一款数字调谐系统锁相环（PLL FOR DTS）。该SC9257是锁相环（PLL）的LSI数字调谐系统（DTS）与内置的2模数预分频器。所有功能都通过3根串行
2021-05-18 07:27:48
锁相环SFS12000C-LF锁相环SFS12500C-LF锁相环SFS12800C-LF锁相环SFS14000H-LF锁相环SFS15000C-LF锁相环深圳市立年电子科技有限公司 --射频微波一站式采购产台联系人：王先生 ***QQ330538935`
2021-04-03 17:05:46
有没有大神有用Verilog代码写的数字锁相环程序呀，求 。谢谢
2017-07-05 22:54:56
锁相环路是一种反馈控制电路，简称锁相环（PLL）。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环通常由鉴相器（PD）、环路滤波器（LF
2019-03-17 06:00:00
今天主要介绍锁相环，下面分两部分来介绍。第一部分先了解锁相环基本组成和工作原理，第二部分介绍了一种采用VERILOG硬件描述语言设计DPLL的方案。
2019-06-21 06:27:44
摘要：数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Vetilog
2019-06-27 07:02:23
本文设计了一种多环锁相频率合成器。多环锁相环路有直接数字频率合成(DDS)环路和锁相频率合成环路(PLL)组成。充分利用两个不同环路的优点,既保证了高的输出频率,又得到了较高的频率分辨率。【关键词
2010-05-13 09:09:53
随着集成电路技术的不断进步，数字化应用逐渐普及，在数字通信、电力系统自动化等方面越来越多地运用了数字锁相环。它的好处在于免去了模拟器件的繁琐，而且成本低、易实现、省资源。本文综合以上考虑，在一片FPGA中以Quartus II为平台用VHDL实现了一个全数字锁相环功能模块，构成了片内锁相环。
2019-10-10 06:12:52
DLL架构和工作原理是什么？如何设计一种新延时锁相环架构OSDLL？
2021-05-07 06:17:59
锁相环系统是什么工作原理？传统电荷泵电路存在的不理想因素有哪些？设计一种高性能CMOS电荷泵锁相环电路
2021-04-09 06:38:45
全数字锁相环由那几部分组成？数字锁相环的原理是什么？如何采用VHDL实现全数字锁相环电路的设计？
2021-05-07 06:14:44
控制用微处理器的主要性能有哪些？处理器在调频（FM）调谐器中的应用是什么？数字调谐系统有哪些性质？怎样去设计一种基于PLL（锁相环）合成器的数字调谐系统？
2021-08-17 07:03:36
模拟锁相环与数字锁相环的主要区别在哪里？
2023-04-24 10:48:52
经典数字锁相环路结构及工作原理是什么？改进的数字锁相环结构及工作原理是什么怎样对改进的数字锁相环进行仿真？
2021-04-20 06:47:12
求一种新型WCDMA直放站PA的设计方案
2021-05-26 06:14:52
求一种新型系统级可编程芯片的设计方案
2021-05-06 07:44:32
求一种基于FPGA的锁相环位同步提取电路的设计方案。
2021-04-29 06:52:21
求一种DSP+CPLD新型的智能仪器的设计方案
2021-05-08 07:54:25
数字锁相环频率合成系统的工作原理CPU控制数字锁相环频率合成系统FPGA实现
2021-04-09 06:20:37
本文主要研究了一种基于FPGA、自顶向下、模块化、用于提取位同步时钟的全数字锁相环设计方法。
2021-05-06 08:00:46
本文介绍了电荷泵锁相环电路锁定检测的基本原理，通过分析影响锁相环数字锁定电路的关键因子，推导出相位误差的计算公式。并以CDCE72010 为例子，通过实验验证了不合理的电路设计或外围电路参数是如何影响电荷泵锁相环芯片数字锁定指示的准确性。
2021-04-20 06:00:37
数字锁相环的参考信号可以是正弦信号吗
2018-08-18 06:55:49
怎么设计一种无锁相环的交流电压全周期过零检测电路？无锁相环电压全周期过零检测电路原理是什么？如何设置交流电压全周期过零检测电路系统仿真参数？
2021-04-14 06:41:47
怎么设计一种用于多路输出时钟缓冲器中的锁相环？锁相环主要结构包括哪些？
2021-04-20 06:27:26
怎样去设计一种自适应软件锁相环？如何对自适应软件锁相环进行测试？
2021-06-08 07:07:17
怎样去设计一种COMS集成锁相环电路？
2021-06-22 07:37:23
软件锁相环的基本模型软件锁相环的数学模型多速率条件下的软件锁相环软件锁相环的DSP实现
2021-04-21 07:22:49
您好！ 请问ADI是否这样的锁相环芯片，在外参考输入时钟不关的情况下，开关锁相环芯片，锁相环输出时钟相位保持一致，也就是说只要输入参考不变，开关锁相环芯片，输出时钟相位保持不变，若变，变化范围是多大， 若无此类锁相环芯片，请问ADI是否有此类问题的解决方案。 十分感谢！！
2018-08-31 11:00:43
我刚接触锁相环没多长时间,最近想使用ADF4106搭建一个双环锁相环,我阅读的资料都没有说主环路环路滤波器参数计算问题,我想咨询专家ADIsimPLL是否可以仿真计算双环锁相环,如果可以具体怎么考虑,如果可以告诉我一些主环路环路带宽的知识就更好了.
2019-03-07 10:34:03
本帖最后由 gk320830 于 2015-3-7 16:40 编辑
高速数字锁相环的原理及应用
2012-08-17 10:47:04
本文针对一款应用于大规模集成电路的CMOS高频锁相环时钟发生器，提出了一种可行的测试方案，重点讲述了锁相环的输出频率和锁定时间参数的测试，给出了具体的测试电路和测试方法。对于应用在大规模电路系统中的锁相环模块，该测试方案既可用于锁相环的性能评测，也可用于锁相环的生产测试。
2021-04-21 06:28:15
智能全数字锁相环的设计
摘要： 在FPGA片内实现全数字
2008-08-14 22:12:51
56 Crystek Corporation 的 CPLL66-4160-4380 是一种锁相环，工作频率为 4160 至 4380 MHz。它是一个完整的 PLL/合成器，只需要一个外部频率
2022-11-25 14:48:16
智能全数字锁相环的设计：在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配
2009-06-25 23:32:5772 基于FPGA的全数字锁相环设计:
2009-06-26 17:30:59141 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思路，并用可编程逻辑器件FPCA予以实现。
2009-07-21 16:46:410 本文在介绍了经典全数字锁相环（all digital PLL, ADPLL）的基础上，提出了具有捕获锁定未知输入信号频率功能的ADPLL，使用方便，应用广泛。本文详尽的描述了系统的工作原理和关
2009-08-29 10:07:0843 该文简要讨论了环路性能(建立时间，相位噪声和杂散信号)和环路参数(带宽，相位裕度等)的相互关系。提出并分析了一种自适应的具有快速建立时间的锁相环结构及其关键模块(鉴相
2010-04-23 08:33:5320 锁相环被广泛应用于电力系统的测量和控制中。介绍了一种新型的基于比例积分控制逻辑的全数字锁相环。通过对其数学模型的分析，阐述了该锁相环的各项性能指标与设计参数的
2010-07-02 16:54:1030 本文在分析商用全数字锁相环的常用技术和低频信号的特点后，提出一种适用于低频信号的基于CPLD的锁相环实现方法。
2010-08-06 14:39:19118 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描
2010-09-19 10:09:1468
利用锁相环进行载波跟踪是获取本地载波的一种重要方法，针对锁相环的噪声性能和跟踪速度不能同时达到最优的限制，在锁相环PLL中引入自适应模块，根据环路所处
2010-11-25 17:19:3329 摘要： 在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智
2009-06-20 12:39:321408 
针对扩频通信系统的载波同步,提出一套完善的数字锁相环设计方案. 该方案利用新颖的可控根法完成1～3阶模拟锁相环(APLL)环路参数设计,并实现从模拟域到数字域的转换,得到的数字锁相
2011-08-26 16:10:38122 针对传统的全数字锁相环只能锁定已知信号和锁频范围较小的问题, 提出了一种自动变模控制的宽频带全数字锁相环。对比分析了各类全数字锁相环锁频、锁相的工作机理, 提出了一种新
2011-09-14 15:22:2279 研究了一种利用corid 算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于corid 算法的数字锁相环.通过仿真验证了设计的有效性和高效性.
2012-02-09 16:48:3018 一种基于bang_bang鉴频鉴相器的全数字锁相环设计_陈原聪
2017-01-07 20:49:2711 为了能够有效地治理谐波，提高电力系统中谐波信息的检测精度，提出了自适应锁相环的分次谐波检测优化算法。首先，研究了改进自适应锁相环的设计方法，并且构造了相应的数学模型;其次，设计了分次谐波检测优化算法
2017-10-30 16:16:1511 随着集成电路技术的不断进步，数字化应用逐渐普及，在数字通信、电力系统自动化等方面越来越多地运用了数字锁相环。它的好处在于免去了模拟器件的繁琐，而且成本低、易实现、省资源。本文综合以上考虑，在一片FPGA中以Quartus II为平台用VHDL实现了一个全数字锁相环功能模块，构成了片内锁相环。
2020-07-16 09:16:082465 
技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去，实现所谓片上系统SOC（System on a chip）。因此，可以把全数字锁相环路作为一个功能模块嵌入SOC，构成片内锁相环。下面介绍采用VHDL技术设计DPLL的一种方案。
2020-07-23 16:23:251087 
本文提出了一种适用范围广泛的全数字锁相环（ADPLL）实现方法．在锁相环输入频率未知的情况下，实现锁相锁频功能。本文从全数字锁相环的基本实现方式入手．进行改进，并使用VH DL语言建模，使用FPGA进行验证。
2021-01-26 15:03:0065 本文提出了一种适用范围广泛的全数字锁相环（ADPLL）实现方法．在锁相环输入频率未知的情况下，实现锁相锁频功能。本文从全数字锁相环的基本实现方式入手．进行改进，并使用VH DL语言建模，使用FPGA进行验证。
2021-01-26 15:03:0018 为了提高全数字锁相环的系统运行速度、降低系统功耗，同时提高锁相系统的动态性能与稳态性能，提出一种基于流
2021-04-01 11:53:121740 
基于FPGA的高性能全数字锁相环
2021-06-08 11:09:0145 德赢Vwin官网
网站提供《基于VHDL的全数字锁相环的设计.pdf》资料免费下载
2023-11-10 09:47:340 V CO 输出本地参考频率。由于V CO 采用模拟电路, 这将带来元件 饱和、直流漂移、非线性等问题。因此, 全数字锁相环得到了越来越广泛的应用。
本文介绍一种 DD S(D irect D igital Syn thesizer) 与 PLL (Phase L ocked L oop ) 技术
2023-11-09 08:31:401
德赢Vwin官网
App
工商网监
评论