德赢Vwin官网
App
问：PARCAM7.26可不可以装在WINDOWS2000？安装时第一个要输的是不是序列号？
答：所有的ＷＩＮＤＯＷＳ系统都可以！是，可以输入７６１－１４１８２３５
问：在PARCAM中加线时用什么命令可以控制走线的方向，比如画45度90度15度走线？
答：是可以加任意的角度，用坐标 ，输入坐标。
问：怎样执行classfiy和ice功能？
答：先到CALSSFLY SETUP 中设置你要检查的项目和值,然后就运行CLASSFLY,就可以检查和修改了.
问：读入一款钻孔的时候总是出错，为何变成了一大片？
答：你可以更改读入时的单位设置，然后到选格式的时候看看是２，４或３，３等。
问：怎样打散自定义D码？
答：EDIT 》 EXPLODE
问：CAD中的走线都没设线宽,焊盘也是以圆的形式存在，在CAM350中调入时有默认线宽，文字宽和多大以下的圆转焊盘的设置，不知PARCAM中有无此方面的设置，在那里？我调入后的图形和CAD中一样没变化。
答：parcam在8.01版本以后加强了对autocad文件的处理，parcam处理autocad文件的原则输入时有两个选项：
1、完全按照cad的图形进行输入，不做任何优化，输入后的图形和cad中的一样。
2、输入时进行各种优化：例如把圆变为pad，把闭合图形填充，以及其他的优化。
我一般推荐第一种选择，因为输入parcam后，你仍然可以用数据优化命令进行手工修改，这样效果比较好。毕竟有时候软件自动优化不太令人满意。
问：在cad文件里的铜皮跟线都是矢量定义的，调入parcam时有没有转换成线填充？
答：如果用parcam8.1版本转换不会出现你说的是线填充的，直接就是光栅文件。
问：我在调入dxf后没有做任何改动，可我在输出的时候为什么会出现提示说有自定义的d码？
答：你有０线宽的线，请把他打散，还有就是你可能有尖角或重合的铜皮，请检查。
问：怎么打散0线宽？
答：０线不可以打散，你可以用＂删除全部＂的命令将其删除．或者给他个小小的线宽，但请先确定给的线宽不会导致文件错误！！！
删除零线方法：先选删除,然后去选ANY TRACE,在WIDTH中填0,再点ALL,这样就可以将所有的都删除了。
问：在PARCAM中怎样设置PAD和LINE 的模式( 空心或实心)？
答：快捷键 ctrl+f，菜单命令 view--filll
问：在PARCAM中各层是怎样定义的？
答：COPPER铜皮层,CLEAR负层,NONE其他层
SIG线路层,DRL钻孔层,SM绿油层,OTl边框,GND地层,PWD电层,DOC注解层,SS丝印
问：在PARCAM中怎样查看某一形状的D码？
答：快捷键 tab
菜单命令 info--measure/id
这是一个测量命令，但是单击某个元素的时候可以显示出这个元素的各种信息
问：怎样改某一元素的D码？
答：change--geometry
如果要改变一个D码的全部的大小,可以用 change >>> GEOMETRY BY LAYER
- PARC(5439)
- 问答集锦(5398)
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
相关推荐
PCB Layout and SI设计问答集锦
PCB Layout and SI设计问答集锦
1.如何实现高速时钟信号的差分布线？ 在高速设计中，如何解决信号的完整性问题？差分布线方式是如何实现的？对于只
2009-04-15 00:23:38
1292
1292ARM汇编指令集锦
`ARM汇编指令集锦是成为高级工程师的必备手册本书是 电子书格式 可以自由的切换你想看的部分汇编指令可以帮助你快速操作ARM，提高效率。ARM汇编指令集锦 [hide][/hide]`
2011-10-14 14:02:34
PCB设计问答集大全
PCB设计问答集分为7大不分来将关于pcb设计中遇到的问题，根据pcb设计遇到问题分类划分，将pcb设计中遇到的问题列出，给pcb学习者提供学习方面。pcn设计问题集第一部分从pcb如何选材到运用等
2021-09-19 14:47:06
PCB设计问答集大全
PCB设计问答集大全PCB设计问答集分为7大不分来将关于pcb设计中遇到的问题，根据pcb设计遇到问题分类划分，将pcb设计中遇到的问题列出，给pcb学习者提供学习方面。pcn设计问题集第一部分从
2016-09-12 14:53:53
Small RTOS51)源代码及应用问答集
Small RTOS51)源代码及应用问答集 &
2008-06-26 13:15:06
[原创]汽车防盗器知识问答集锦
随着我国改革开放，人们生活水平的不断提高，汽车越来越成为人们生活中不可缺少的一部分。从世界上第辆T型福特牌轿车被盗开始，偷车已成为现今城市里最常见的犯罪行为之一。汽车数量增多，车辆被盗的数量也逐年上升，这给社会带来极大的不安定因素，担心车辆被盗，成为困扰每一位汽车用户的难题。 本文将系统介绍有关汽车防盗器的原理、选配、安装及使用等方面的基本知识，希望能给放大汽车用户以帮助。欢迎广大读者和业内士来稿或咨询，协助我们将此栏目办好。 问：什么是汽车防盗器？ 答：简单说，汽车防盗器就是一种安装在车上，用来增加盗车难度，处长盗车时间的装置。 问：汽车防盗器有哪几种类型？ 答：随着科学技术的进步，为对付不断升级的盗车手段，人们一代一代研制各种方式、不同结构的防盗器，目前防盗器按其结构可分三大类；机械式、电子式和网络式。钩锁、转达向盘锁和变速挡锁等基本属于机械式防盗器，它主要是告锁定离合、制动、油门或转向盘、变速挡来达到防盗的目的，但只防盗不报警。插片式、按键式和遥控式等都属于电子式防盗器，（摘自：华夏汽车影音防盗社区http://bbs.carbav.com)它主要是靠锁定点火或起动来达到防盗的目的，同时具有防盗和声音报警功能。GPS卫星定位汽车防盗系统(或其他网络系统)，将报警信息和报警车辆所在位置无声地传送到报警中心。 问：遥控式汽车防盗器有哪些特点？ 答：遥控式汽车防盗器是随着电子技术的进步而发展起来的，是市场上推广普及最为广泛的一种。它的特点是遥控控制防盗器的全部功能，可靠方便，可带有振动侦测、门控保护及微波或红外探头等功能。随着市对防盗器要求的不断提高，遥控式汽车防盗器还增加了许多方便使用的附加功能，如遥控中控门锁、遥控送放冷暖风、遥控电动门窗及遥控开启行李舱等功能。
2009-12-15 22:14:27
fpga精选问答集锦
本帖最后由 eehome 于 2013-1-5 10:07 编辑
1、 什么是同步逻辑和异步逻辑? 整个设计中只有一个全局时钟称为同步逻辑。 同步电路是由时序电路(寄存器和各种触发器) 和组合逻辑电路构成的电路， 其所有操作都是在严格的时钟控制下完成的。 这些时序电路共 享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 不同子系统使用多个时钟信号的逻辑设计称为异步逻辑。 2、 什么是竞争与冒险现象?怎样判断?如何消除? 信号在数字电路器件内部通过连线和逻辑单元时， 都有一定的延时。 延时的大小与连线的长 短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号 的高低电平转换也需要一定的过渡时间。 由于存在这两方面因素， 多路信号的电平值发生变 化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些 不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就 说明该电路存在"冒险"。 解决方法：一是添加布尔式的消去项，二是用 D 触发器，格雷码计数器，同步电路等优秀的 设计方案可以消除。 3、什么是亚稳态?如何解决亚稳态? 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。 当一个触发器进入亚稳 态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。 在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输 出电平可以沿信号通道上的各个触发器级联式传播下去。 解决方法： 1) 降低系统时钟 2) 用反应更快的 FF 3) 引入同步机制，防止亚稳态传播 4) 改善时钟质量，用边沿变化快速的时钟信号，关键是器件使用比较好的工艺和时钟周期 的裕量要大。 4、常用逻辑电平有哪些?TTL 与 COMS 电平可以直接互连吗? TTL，COMS，不能直连 LVDS：LVDS(Low Voltage Differential Signal)即低电压差分信号，LVDS 接口又称 RS644 总线接口，是 20 世纪 90 年代才出现的一种数据传输和接口术。 ECL：(EmitterCoupled Logic)即射极耦合逻辑，是带有射随输出结构的典型输入输出接口 电路。 CML：CML 电平是所有高速数据接口中最简单的一种。其输入和输出是匹配好的，减少了外 围器件，适合于更高频段工作。 5、数字电路设计中，静态时序模拟和动态时序模拟各有什么优缺点? 静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径， 计算信号在这些 路径上的传播延时， 检查信号的建立和保持时间是否满足时序要求， 通过对最大路径延时和 最小路径延时的分析，找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径， 且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可 利用时序分析的结果来优化设计， 因此静态时序分析已经越来越多地被用到数字集成电路设 计的验证中。 动态时序模拟就是通常的仿真， 因为不可能产生完备的测试向量， 覆盖门级网表中的每一条 路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题; 6、多时域设计中，如何处理信号跨时域? 不同的时钟域之间信号通信时需要进行同步处理， 这样可以防止新时钟域中第一级触发器的 亚稳态信号对下级逻辑造成影响，其中对于单个控制信号可以用两级同步器，如电平、边沿 检测和脉冲，对多位信号可以用 FIFO，双口 RAM，握手信号等。 跨时域的信号要经过同步器同步，防止亚稳态传播。例如：时钟域 1 中的一个信号，要送到 时钟域 2，那么在这个信号送到时钟域 2 之前，要先经过时钟域 2 的同步器同步后，才能进 入时钟域 2。这个同步器就是两级 D 触发器，其时钟为时钟域 2 的时钟。这样做是怕时钟域 1 中的这个信号，可能不满足时钟域 2 中触发器的建立保持时间，而产生亚稳态，因为它们 之间没有必然关系，是异步的。这样做只能防止亚稳态传播，但不能保证采进来的数据的正 确性。所以通常只同步很少位数的信号。比如控制信号，或地址。当同步的是地址时，一般 该地址应采用格雷码，因为格雷码每次只变一位，相当于每次只有一个同步器在起作用，这 样可以降低出错概率， 象异步 FIFO 的设计中， 比较读写地址的大小时， 就是用这种方法。 如 果两个时钟域之间传送大量的数据，可以用异步 FIFO 来解决问题。 7、IC 设计中同步复位与异步复位有什么区别? 同步复位在时钟沿采复位信号， 完成复位动作。 异步复位不管时钟， 只要复位信号满足条件， 就完成复位动作。 异步复位对复位信号要求比较高， 不能有毛刺， 如果其与时钟关系不确定， 也可能出现亚稳态。 8、latch 与 register 有什么区别? latch 是电平触发，register 是边沿触发，register 在同一时钟边沿触发下动作，符合同 步电路的设计思想，而 latch 则属于异步电路设计，往往会导致时序分析困难，不适当的应 用 latch 则会大量浪费芯片资源。 9、BLOCKING 和 NONBLOCKING 赋值有什么区别? 非阻塞赋值：块内的赋值语句同时赋值，一般用在时序电路描述中 阻塞赋值：完成该赋值语句后才能做下一句的操作，一般用在组合逻辑描述中 10、Moore 与 Mealy 状态机各有什么特征? Moore 状态机的输出仅与当前状态值有关,且只在时钟边沿到来时才会有状态变化;Mealy 状态机的输出不仅与当前状态值有关,而且与当前输入值有关,这一特点使其控制和输出更 加灵活,但同时也增加了设计复杂程度。 11、 什么是“线与”逻辑，要实现它，在硬件特性上有什么具体要求? 将几个 OC 门结构与非门输出并联，当每个 OC 门输出为高电平时，总输出才为高，这种连接 方式称为线与。 12、 如何用 D 触发器实现 2 倍分频的逻辑电路? 把 D 触发器的输出端加非门接到 D 端即可实现 2 倍分频的逻辑电路。 13、一个四级的 Mux，其中第二级信号为关键信号如何改善 timing? 关键：将第二级信号放到最后输出一级输出，同时注意修改片选信号，保证其优先级未被修 改。 14、为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大? 和载流子有关，P 管是空穴导电，N 管电子导电，电子的迁移率大于空穴，同样的电场下，N 管的电流大于 P 管，因此要增大 P 管的宽长比，使之对称，这样才能使得两者上升时间下降 时间相等、高低电平的噪声容限一样、充电放电的时间相等。 15、 什么是 Setup 和 Holdup 时间? 建立时间(setup time)是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间， 如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器;保持时间(hold time) 是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据 同样不能被打入触发器。 16、如果已知 reg 的 setup,hold 时间，组合逻辑的 delay 需要在什么范围内? Delay T+T2max，T3hold>T1min+T2min
2012-12-20 15:24:18
【每日资料精选】精华问答集锦+珍藏开源资料分享（原理图+PCB+源码+文档）
/ 发电机的启停引起的电压尖峰。虽然 CAN 总线适用于恶劣的电气环境，但如果没有适当的保护，它们很容易出现各种故障模式。3.鸿蒙系统（HarmonyOS）精华问答集锦简介：对于鸿蒙系统，各位小伙伴是不是
2020-10-10 21:43:04
【高手问答】第5期——STM32硬件问答
`STM32硬件问答高手问答第5期 小编导读：本期高手问答（7月28~8月4日）我们请来了@1402609807为大家解答关于STM32硬件方面的问题。杜工简介： 杜工是一个不怎么爱说话工程师
2014-07-28 10:36:42
信号完整性分析基础
Protel99SE电子教程PCB工艺文件的规范性说明高速PCB设计入门概念问答集锦PowerPCB培训教程下载PADS layout入门教程Protel 99 SE输出GERBER格式文件教程Altium
2019-05-15 06:36:52
实用ALLEGRO技巧 问答集锦 100问
1. Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。如果用EDIT——COPY的话又不能把A板的线贴到B板上，我该怎么办？A: 是不是你启动Allegro 时Cadence Product Choices 没选好,要选PCB Dedign Expert 或Allegro Expert~~~2. Q: 在ALLEGRO中，找个器件好难啊，他只是点亮器件而光标不移动到器件那里。请问各为大侠，有没办法可以象POWERPCB 那样，查找零件时光标跟着移动？A:确认将元件点亮后，将鼠标移动至右下角的小显示框中，单击左键，光标即可自动转到所点亮的元件处.3. Q: 将logic_edit_enabled打开后，只能删除单个的net, logic_edit_enabled打开".是從何處打開???A: 在14.2中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下删除NET。4. Q: 想移动元件的某一个PIN ， 请问该如何做。用move 命令， 总提示Symbol or drawing must have UNFIXED_PINS property。A: edit -> properties 选中要move Pin的元件的symbols，增加UNFIXED_PINS 属性即可。5.Q: how can i get rid of the "dynamic length" dialogue box?A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on6 .Q： 请问如何將以删除的PIN NUMBER及SILKSCREEN还原??A：删除此零件,再重新导入~~~或可以直接UPDATE 零件也可以7. Q：从orcad导入后，place->quickplace，但是出来的元件上面很多丝横，就和铺铜一样，怎么回事？A：把PACKAGE GEOMETRY 的PLACE_BOUND_TOP 勾掉即可.8. Q：请问在allegro中,怎様画一条沒有绿漆的綫??A：同样位置再画一根sold mask的线9. Q： 如何将走线的尖角过渡改成圆弧？A：可以直接画圆弧上去，记得勾上replace etch，原来的线就没了或使用slide 命令﹐然后在右邊的tab option選項中的comers改成arc,再去移動線﹐就可以改成圓弧﹗10.Q： allegro中覆铜的基本步骤是怎样的？A：edit/shape进入shape编辑模式——edit/change net(pick)点上GND net——shape/parameters设置相关参数（看help）——void/auto进行shape处理——shape/fill退出shape编辑模式。11. Q：怎么设置参数才能得到THERMAL REILIF 的连接呢？A：在画完铺铜范围以后，菜单会进入铺铜状态这时shape－－>parameters...对于负片，在做热漂移焊盘前，必须先定义各类焊盘的FLASH SYMBOL，*.FSM文件，然后加到各类焊盘的铺铜层，再铺铜。做出光绘文件就能看见连接了。12.Q：请教如何修改手工铜的角度，还有就是我要在铜箔里挖一个VIA 或一个PIN 的空间，该如何做？？？？？？？？？A：edit-->shape,选取铜箔,点右键done,这时菜单改变了,可以用edit-->vertex 修改顶点的方式修改铜箔边框角度.而挖空间要用到void中的shpe(多边形)或circle(圆形)或Element(零件外形)要不干脆auto一下,自动会帮你挖好13 Q：Regular pad 、Anti-pad 和Thermal pad的区别A：真实焊盘大小、带隔离大小焊盘、花焊盘14.Q： 怎么做方形（或其他非圆形）负片热汗盘？A：做一个方形（或其他非圆形）的shape symbol，然后再在做pad时将shape symbol赋给flash～～15.Q： ALLEGRO中DRC标记的显示，是否可以显示为填充的，也就是像VIA那样实心的。 A：当然可以了setup-->user preferences...勾选Display中的display_drcfill. 16. Q：allegro中怎么加泪滴(teardrop）？ A： 要先打开所有的走线层，执行命令route->gloss->parameters.., 出现对话框，点选 pad and T connection fillet，再点其左边的方格，点选circular pads,pins,vias,T connections./OK/GLOSS即可。加泪滴最好在出GERBER之前加。若要MODIFY板子，则要先删掉泪滴，执行命令EDIT/DELETE，右边的FIND栏中选CLINE，下面的FIND BY NAME 中选property,点more，选FILLET=，/点APPLY/OK即可。无论加泪滴还是删掉泪滴，一定要先打开所有的走线层，否则，没打开的走线层就不会有执行 17. Q：在ALLEGRO里打开的BRD里可导出元件，但是导出的元件如何加到库里？ A：File-->Export-->Libraries...再将*.txt拷到你的device库中，*.pad拷到pad库中，其他的拷到你的psm库中。 18.Q： ALLEGRO中有自动存盘系统吗？？ A：自动存盘需要用户自己设置，具体方法如下：（你没设置前是否有默认目录，找找看） setup>user preferences editer autosave 设定自动存盘 autosave_dbcheck: 设置存盘时是否需要数据检查，如果此项设为存盘时需要数据检查则会使存盘时间加长。 autosave_time: 自动存盘时间设置。默认值为30分钟，自动存盘时间设定范围10~100分钟。 19.Q: 请问在制作元件的时候怎么定义元件的高度？ A:当你铺好place_bound_top层shape以后，再执行Setup-->Areas-->Package Height,点击shape，此时Option 面板上就可以输入高度了～～～ 20 Q:为什么在ALLEGRO的零件PADS显示都是PADS外框线，怎样才能显示整个PADS，请指教！ A:Setup-->Drawing Options...Display: Filled pads and cline endcaps 勾选 21.Q:请问各位在Padstack Designer中的Padstack Layers的FILMMASK的作用及用**?? A:好像是用于助焊的，大小跟焊盘一样大的 22. Q:请问如何设置在走线时,不自动避开 A:右边的OPTIONS里面的BUBBLE边上那个框里面先OFF 23.Q:在两组插槽中间走了一组排线，由于在ＣＣＴ中使用无网格步线，所以线与线的间距有大有小，有没有办法将一组线间距调整到等距宽度，这样比较美观。在Ａｌｌｇｅｏ或ＣＣＴ中有无此调线的命令？ A:In cct, you can use post-route, spread wire and center wire. In allegro, you can use roue-glosss-parameter-ceneter lines between pads. 24.Q:请问如何有选择性的更改，如，我只要改一个焊盘，或者我只要改一个器件 A:padstack--replace里可以改一个盘，或一个元件，或一类器件， 25. Q:如何在内层看到therml孔 A:正片可以直接看到呀，负片在光绘文件上就可以看到的。在setUP\drawing options 中的display 中的thermal pads 打勾就是了 26.Q： 如何在rename的时候把部分器件保护起来？！[ A：给你所有要重新rename位号的器件添加一个auto_rename属性！ 27.Q：怎么在ALLEGRO下使铺的铜不被涂上阻旱剂？ A： 开阻焊窗。在阻焊层铺一块同样大小铜。 28. Q：这是我设计的一块双面板,上下两部分是对称的,现已经将上半部分的线布完,我想将这部分的线复制到下半部分,要求沿水平方向翻转下来,请教如何在Allegro中实现,请指教~~~~ A：在COPY 命令下，如果要mirror 多条线时，先拉个框选种，然后要鼠标左键点一下（这时被选种的内容可以移动），然后再右击，出现的"Mirror Geometry"选项就不显灰了呀发贴时间： Dec 12 2005 4:53PM ||Chris Li Offline发表：929. Q：有一个LOGO，是.bmp 图象文件，请问怎样将它导入ALLEGRO设计中，并且以SILKSCREEN的形式显示 A：借助第三方軟件﹐把*.bmp 轉成*.dxf,然后在allegro 中導入dxf 文件﹗﹗﹗先将bmp 转成dxf，再生成format symbo！ 30. Q：如何让VIA在BGA的PIN间居中: A：你只能直接输入坐标定位，算好间距后，然后用矩阵复制就可以了。矩阵复制就是，选中copy按钮，在option下面的Qty下分别填入数值，即可复制 X表示横向复制 Y表示纵向复制 Qty表示你要复制几次（就是说复制几个via） Spacing表示复制的这几个via间距都是多少 Order表示复制的方向。比如X方向复制，你在Order选择Right，就是从你复制的这个原始via开始向右复制依次的Left 表示向左复制。Down和Up分别表示向下和向上复制。 31. Q ：请教ALLEGRO中的Manufacture->dfa check的功能为何?? A：深层次的应用，需要Skill语言的支持 32. Q：如何在Allegro中只显示连线，不显示同一层的铺铜有的时候检查某一层的时候，既有连线又有铺铜很难检查 A：可以将除了铺铜之外的所有线都hilight那么就只有铺铜是Dehilight 然后使用Display--Color Priority，关闭铺铜的那个颜色这时候，这一层就只显示连线了不过需要注意的是，这一层的via、pad、等等的颜色不能和铺铜的颜色一样，否则将会一起不显示了, 也可以改变shape显示的格点,在user preference editor中display选项卡,将display_shapefill一栏中的值填5～10之间的某个数(象素),这样shape在显示时就不是那么显眼了. 33. Q：请教Allegro的两个功能 Setup------Property Definitions 有什么功能和如何使用 Setup------Define Lists……怎么用 A：请参考下面： Setup------Property Definitions 是添加一些用户的设定，虽然Allegro 里的Edit Property里的设定已经很多了，可能还有很多用户希望的没有，所以用户可以自己发挥； Setup------Define Lists 可以输出相关的信息，按照上面的选项，点击->按钮选add，然后选show就可以了， 34. Q： 请教如何替换封装? A：请参考下面：在Device中定义的语法是： PACKAGEPROP ALT_SYMBOLS '(Subclass:Symbol,...;Subclass:Symbol,...)' 其中Subclass可设定为Top层和Bottom层，Top层的表示可以用“T”来表示，Bottom层的表示可以用“B”来表示。若Subclass没有进行设定表示，系统会认为是Top层。例：原先的零件包装为R0805，我们要设定它可以和Top曾的R0603和Bottom层的R1206进行包装的转换。 Device File中的定义： PACKAGE R0805 CLASS IC PINCOUNT 2 PACKAGEPROP ALT_SYMBOLS '(T：R0603；B：R1206)' END 这个Device文档就表示R0805这颗零件可以和top层上包装为R0603和Bottom层的零件包装为R1206的零件进行更换。注：一定要用一组单引号把所要转换的零件框在里面。35. Q：执行什么动作才能让已有的via转换为测试点，或者你们是怎么生成测试点的。 A：rout-->testprep-->auto...中选中replace via 36. Q：请教一个奇怪的铺铜现象我用ADD_SHAP_SOLID FILL,设LIN WIDTH 为4,加上后用了EDIT SHAP,设网络名为GND,并使 VOID AUTO.但是不能自动避开其它网络. A：请参考下面：不能小与0.003 0.003是指当执行Auto void时小于这个值的shape就自动删除，单位为：平方英寸。 37.Q：请问View--Color view save是什么作用A：第一个Complete，保存后的文件用写字板打开可以看到当前打开的所有颜色的记录第二个选项是记录了之前对显示哪些、不显示那些的操作 38.Q：我在SETUP USER PREFERENCES里面进行了设置,但退出后就没有了,不能保存?下次进入还是缺省值? A：参考下面：问题主要可能是：因为Allegro不支持空格符号，而Windows XP系统装好Allegro后默认的Pcbenv会放在用户目录下，即： d:\Documents and Settings\×××\pcbenv 而其中正好有空格。解决方案为：更改Pcbenv的位置。步骤： 1． 右击我的电脑，进入属性设置?高级?环境变量 2． 点击系统变量的新建，变量名：home 变量值：任何一个绝对路径，注意不要有空格的路径，例：D:确定就可以了 39. Q：请教怎么样做一个弧形阵列的元件! A：你在加Pin的时候，option里的copy mode选polar就可以了，其它和普通加矩阵pin设置差不多！ 40. Q：ALLEGRO特殊规则区是怎样做出来的（例如线进入这个区域线宽会有变化） A：setup->constraints-> add area 在spacing / physical rules set 的set value 中設定一種所需的spacing/physical edit ->properties 選剛才畫的area(that is a shape) 選net_spacing_type net_physical_type 填入一個名字,最好能表現他的屬性, setup->constraints-> 在spacing / physical rules set 中分別點assignment table 套用上去就可以了. 另外,還有一種添加area 的方法. add -> shape ->unfilled class board geometry sub_class constraint_area
2014-12-23 15:30:00
实用ALLEGRO技巧 问答集锦 40问
1. Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。如果用EDIT——COPY的话又不能把A板的线贴到B板上，我该怎么办？A: 是不是你启动Allegro 时Cadence Product Choices 没选好,要选PCB Dedign Expert 或Allegro Expert~~~2. Q: 在ALLEGRO中，找个器件好难啊，他只是点亮器件而光标不移动到器件那里。请问各为大侠，有没办法可以象POWERPCB 那样，查找零件时光标跟着移动？A:确认将元件点亮后，将鼠标移动至右下角的小显示框中，单击左键，光标即可自动转到所点亮的元件处.3. Q: 将logic_edit_enabled打开后，只能删除单个的net, logic_edit_enabled打开".是從何處打開???A: 在14.2中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下删除NET。4. Q: 想移动元件的某一个PIN ， 请问该如何做。用move 命令， 总提示Symbol or drawing must have UNFIXED_PINS property。A: edit -> properties 选中要move Pin的元件的symbols，增加UNFIXED_PINS 属性即可。5.Q: how can i get rid of the "dynamic length" dialogue box?A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on6 .Q： 请问如何將以删除的PIN NUMBER及SILKSCREEN还原??A：删除此零件,再重新导入~~~或可以直接UPDATE 零件也可以7. Q：从orcad导入后，place->quickplace，但是出来的元件上面很多丝横，就和铺铜一样，怎么回事？A：把PACKAGE GEOMETRY 的PLACE_BOUND_TOP 勾掉即可.8. Q：请问在allegro中,怎様画一条沒有绿漆的綫??A：同样位置再画一根sold mask的线9. Q： 如何将走线的尖角过渡改成圆弧？A：可以直接画圆弧上去，记得勾上replace etch，原来的线就没了或使用slide 命令﹐然后在右邊的tab option選項中的comers改成arc,再去移動線﹐就可以改成圓弧﹗10.Q： allegro中覆铜的基本步骤是怎样的？A：edit/shape进入shape编辑模式——edit/change net(pick)点上GND net——shape/parameters设置相关参数（看help）——void/auto进行shape处理——shape/fill退出shape编辑模式。11. Q：怎么设置参数才能得到THERMAL REILIF 的连接呢？A：在画完铺铜范围以后，菜单会进入铺铜状态这时shape－－>parameters...对于负片，在做热漂移焊盘前，必须先定义各类焊盘的FLASH SYMBOL，*.FSM文件，然后加到各类焊盘的铺铜层，再铺铜。做出光绘文件就能看见连接了。12.Q：请教如何修改手工铜的角度，还有就是我要在铜箔里挖一个VIA 或一个PIN 的空间，该如何做？？？？？？？？？A：edit-->shape,选取铜箔,点右键done,这时菜单改变了,可以用edit-->vertex 修改顶点的方式修改铜箔边框角度.而挖空间要用到void中的shpe(多边形)或circle(圆形)或Element(零件外形)要不干脆auto一下,自动会帮你挖好13 Q：Regular pad 、Anti-pad 和Thermal pad的区别A：真实焊盘大小、带隔离大小焊盘、花焊盘14.Q： 怎么做方形（或其他非圆形）负片热汗盘？A：做一个方形（或其他非圆形）的shape symbol，然后再在做pad时将shape symbol赋给flash～～15.Q： ALLEGRO中DRC标记的显示，是否可以显示为填充的，也就是像VIA那样实心的。 A：当然可以了setup-->user preferences...勾选Display中的display_drcfill. 16. Q：allegro中怎么加泪滴(teardrop）？ A： 要先打开所有的走线层，执行命令route->gloss->parameters.., 出现对话框，点选 pad and T connection fillet，再点其左边的方格，点选circular pads,pins,vias,T connections./OK/GLOSS即可。加泪滴最好在出GERBER之前加。若要MODIFY板子，则要先删掉泪滴，执行命令EDIT/DELETE，右边的FIND栏中选CLINE，下面的FIND BY NAME 中选property,点more，选FILLET=，/点APPLY/OK即可。无论加泪滴还是删掉泪滴，一定要先打开所有的走线层，否则，没打开的走线层就不会有执行 17. Q：在ALLEGRO里打开的BRD里可导出元件，但是导出的元件如何加到库里？ A：File-->Export-->Libraries...再将*.txt拷到你的device库中，*.pad拷到pad库中，其他的拷到你的psm库中。 18.Q： ALLEGRO中有自动存盘系统吗？？ A：自动存盘需要用户自己设置，具体方法如下：（你没设置前是否有默认目录，找找看） setup>user preferences editer autosave 设定自动存盘 autosave_dbcheck: 设置存盘时是否需要数据检查，如果此项设为存盘时需要数据检查则会使存盘时间加长。 autosave_time: 自动存盘时间设置。默认值为30分钟，自动存盘时间设定范围10~100分钟。 19.Q: 请问在制作元件的时候怎么定义元件的高度？ A:当你铺好place_bound_top层shape以后，再执行Setup-->Areas-->Package Height,点击shape，此时Option 面板上就可以输入高度了～～～ 20 Q:为什么在ALLEGRO的零件PADS显示都是PADS外框线，怎样才能显示整个PADS，请指教！ A:Setup-->Drawing Options...Display: Filled pads and cline endcaps 勾选 21.Q:请问各位在Padstack Designer中的Padstack Layers的FILMMASK的作用及用**?? A:好像是用于助焊的，大小跟焊盘一样大的 22. Q:请问如何设置在走线时,不自动避开 A:右边的OPTIONS里面的BUBBLE边上那个框里面先OFF 23.Q:在两组插槽中间走了一组排线，由于在ＣＣＴ中使用无网格步线，所以线与线的间距有大有小，有没有办法将一组线间距调整到等距宽度，这样比较美观。在Ａｌｌｇｅｏ或ＣＣＴ中有无此调线的命令？ A:In cct, you can use post-route, spread wire and center wire. In allegro, you can use roue-glosss-parameter-ceneter lines between pads. 24.Q:请问如何有选择性的更改，如，我只要改一个焊盘，或者我只要改一个器件 A:padstack--replace里可以改一个盘，或一个元件，或一类器件， 25. Q:如何在内层看到therml孔 A:正片可以直接看到呀，负片在光绘文件上就可以看到的。在setUP\drawing options 中的display 中的thermal pads 打勾就是了 26.Q： 如何在rename的时候把部分器件保护起来？！[ A：给你所有要重新rename位号的器件添加一个auto_rename属性！ 27.Q：怎么在ALLEGRO下使铺的铜不被涂上阻旱剂？ A： 开阻焊窗。在阻焊层铺一块同样大小铜。 28. Q：这是我设计的一块双面板,上下两部分是对称的,现已经将上半部分的线布完,我想将这部分的线复制到下半部分,要求沿水平方向翻转下来,请教如何在Allegro中实现,请指教~~~~ A：在COPY 命令下，如果要mirror 多条线时，先拉个框选种，然后要鼠标左键点一下（这时被选种的内容可以移动），然后再右击，出现的"Mirror Geometry"选项就不显灰了呀发贴时间： Dec 12 2005 4:53PM ||Chris Li Offline发表：929. Q：有一个LOGO，是.bmp 图象文件，请问怎样将它导入ALLEGRO设计中，并且以SILKSCREEN的形式显示 A：借助第三方軟件﹐把*.bmp 轉成*.dxf,然后在allegro 中導入dxf 文件﹗﹗﹗先将bmp 转成dxf，再生成format symbo！ 30. Q：如何让VIA在BGA的PIN间居中: A：你只能直接输入坐标定位，算好间距后，然后用矩阵复制就可以了。矩阵复制就是，选中copy按钮，在option下面的Qty下分别填入数值，即可复制 X表示横向复制 Y表示纵向复制 Qty表示你要复制几次（就是说复制几个via） Spacing表示复制的这几个via间距都是多少 Order表示复制的方向。比如X方向复制，你在Order选择Right，就是从你复制的这个原始via开始向右复制依次的Left 表示向左复制。Down和Up分别表示向下和向上复制。 31. Q ：请教ALLEGRO中的Manufacture->dfa check的功能为何?? A：深层次的应用，需要Skill语言的支持 32. Q：如何在Allegro中只显示连线，不显示同一层的铺铜有的时候检查某一层的时候，既有连线又有铺铜很难检查 A：可以将除了铺铜之外的所有线都hilight那么就只有铺铜是Dehilight 然后使用Display--Color Priority，关闭铺铜的那个颜色这时候，这一层就只显示连线了不过需要注意的是，这一层的via、pad、等等的颜色不能和铺铜的颜色一样，否则将会一起不显示了, 也可以改变shape显示的格点,在user preference editor中display选项卡,将display_shapefill一栏中的值填5～10之间的某个数(象素),这样shape在显示时就不是那么显眼了. 33. Q：请教Allegro的两个功能 Setup------Property Definitions 有什么功能和如何使用 Setup------Define Lists……怎么用 A：请参考下面： Setup------Property Definitions 是添加一些用户的设定，虽然Allegro 里的Edit Property里的设定已经很多了，可能还有很多用户希望的没有，所以用户可以自己发挥； Setup------Define Lists 可以输出相关的信息，按照上面的选项，点击->按钮选add，然后选show就可以了， 34. Q： 请教如何替换封装? A：请参考下面：在Device中定义的语法是： PACKAGEPROP ALT_SYMBOLS '(Subclass:Symbol,...;Subclass:Symbol,...)' 其中Subclass可设定为Top层和Bottom层，Top层的表示可以用“T”来表示，Bottom层的表示可以用“B”来表示。若Subclass没有进行设定表示，系统会认为是Top层。例：原先的零件包装为R0805，我们要设定它可以和Top曾的R0603和Bottom层的R1206进行包装的转换。 Device File中的定义： PACKAGE R0805 CLASS IC PINCOUNT 2 PACKAGEPROP ALT_SYMBOLS '(T：R0603；B：R1206)' END 这个Device文档就表示R0805这颗零件可以和top层上包装为R0603和Bottom层的零件包装为R1206的零件进行更换。注：一定要用一组单引号把所要转换的零件框在里面。35. Q：执行什么动作才能让已有的via转换为测试点，或者你们是怎么生成测试点的。 A：rout-->testprep-->auto...中选中replace via 36. Q：请教一个奇怪的铺铜现象我用ADD_SHAP_SOLID FILL,设LIN WIDTH 为4,加上后用了EDIT SHAP,设网络名为GND,并使 VOID AUTO.但是不能自动避开其它网络. A：请参考下面：不能小与0.003 0.003是指当执行Auto void时小于这个值的shape就自动删除，单位为：平方英寸。 37.Q：请问View--Color view save是什么作用A：第一个Complete，保存后的文件用写字板打开可以看到当前打开的所有颜色的记录第二个选项是记录了之前对显示哪些、不显示那些的操作 38.Q：我在SETUP USER PREFERENCES里面进行了设置,但退出后就没有了,不能保存?下次进入还是缺省值? A：参考下面：问题主要可能是：因为Allegro不支持空格符号，而Windows XP系统装好Allegro后默认的Pcbenv会放在用户目录下，即： d:\Documents and Settings\×××\pcbenv 而其中正好有空格。解决方案为：更改Pcbenv的位置。步骤： 1． 右击我的电脑，进入属性设置?高级?环境变量 2． 点击系统变量的新建，变量名：home 变量值：任何一个绝对路径，注意不要有空格的路径，例：D:确定就可以了 39. Q：请教怎么样做一个弧形阵列的元件! A：你在加Pin的时候，option里的copy mode选polar就可以了，其它和普通加矩阵pin设置差不多！ 40. Q：ALLEGRO特殊规则区是怎样做出来的（例如线进入这个区域线宽会有变化） A：setup->constraints-> add area 在spacing / physical rules set 的set value 中設定一種所需的spacing/physical edit ->properties 選剛才畫的area(that is a shape) 選net_spacing_type net_physical_type 填入一個名字,最好能表現他的屬性, setup->constraints-> 在spacing / physical rules set 中分別點assignment table 套用上去就可以了. 另外,還有一種添加area 的方法. add -> shape ->unfilled class board geometry sub_class constraint_area
2014-12-23 15:29:14
实用电源电路集锦
立即学习>>史上最全张飞半桥LLC电源教程，60小时深度讲解半桥串联谐振软开关电源设计实用电源电路集锦
2008-05-20 23:49:55
运放使用常见问题总结——张飞实战电子
这个总结还不错，这个是里面的目录。。。分享一下：一、 运算放大器设计应用经典问答集粹二、 四类运算放大器的技术发展趋势及其应用热点
2015-03-29 12:43:39
运放经典问答集萃及其最新工业和科技趋势
附件包括了运算放大器设计应用经典问答集萃以及为亚洲及中国的电子工程师社群提供及分析最新工业和科技趋势 运算放大器设计与应用—
2015-03-18 23:10:07
高手问答汇往期回顾
高手问答汇往期回顾1、Elecfans论坛高手问答第1期——单片机C语言编程 ******问答精华2、Elecfans论坛高手问答第2期——fpga的逻辑编程设计 ** 问答精华3、Elecfans
2014-08-19 10:22:48
高速PCB设计入门技术问答集
高速PCB设计入门技术问答集要做高速的PCB设计，首先必须明白下面的一些基本概念，这是基础。1、什么是电磁干扰（EMI）和电磁兼容性(EMC)? (Electromagnetic
2008-07-17 13:58:48
鸿蒙系统（HarmonyOS）精华问答集锦
对于鸿蒙系统，各位小伙伴是不是和小编一样，还是有很多问题不解。本期小编就整理了鸿蒙系统首批体验者精选问答。他们从开发者的角度出发，首先介绍了HarmonyOS的体系、内核、系统特色，以及围绕“如何从
2020-10-10 15:13:01
运算放大器设计与应用
一、 运算放大器设计应用经典问答集粹二、 四类运算放大器的技术发展趋势及其应用热点
一、 运算放大器设计应用经典问答集粹1. 用运算放大器做正弦波振荡有哪些
2008-05-13 08:58:56
91
91网规网优案例集锦
网规网优案例集锦V1.0》是近两年来工程师网规网优经验的总结，有些甚至是现场工作中的教训。通过学习本案例集锦，有助于提高工程师现场处理问题的能力，增加网规网优知识和
2009-08-01 14:26:3534
34常用运放集锦
常用运放集锦:Op Amp Circuit Collection SECTION 1ÐBASIC CIRCUITS Inverting Amplifier
2009-09-11 09:58:54127
127高速PCB设计入门概念问答集
高速PCB设计入门概念问答集:要做高速的PCB 设计，首先必须明白下面的一些基本概念，这是基础。1、什么是电磁干扰（EMI）和电磁兼容性(EMC)?(Electromagnetic Interference)，有传导干扰
2009-09-26 09:36:300
0废干电池类常见问答集
1.哪些电池可回收，如何回收？
2.废干电池的回收点？
3.行动电话电池可回收？
4.废干电池回收后如何处理？
5.选购电池注意事项 ？
6.使用电池注
2009-11-14 12:45:1511
11PCB设计技巧问答集合
1、如何选择PCB板材？选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材
2010-09-14 19:46:010
0购买iphone问答集汇
购买iphone问答集汇
1. iphone能在中国使用吗？ 答：解锁后的iphone能够在中国使用。支持GSM网络的SIM卡都能使用。最新的iPhone 3GS还
2010-02-02 17:31:25295
295电容选型与应用知识系列大讲台—电容设计技巧与问答集锦
2012-08-14 00:38:2042
42避雷器技术问题问答集锦
2012-09-28 16:55:480
0802.11ac技术精华问答集锦
对于“后11n技术”——802.11ac，大家可能还比较陌生。作为这种新技术的初探，本文将通过问答形式，带领大家初步了解该项技术。
2012-12-12 11:04:361370
1370
STM32系列常见问答集锦
2015-02-10 17:06:0043
43FPGA算法技术交流问答集锦
有用过xilinx FIFO的first word fall through模式，然后write data count会少2个计数的吗？
2023-06-12 09:35:03364
364
特瑞仕 | 线性稳压IC网络研讨会问答集锦，请查收~
特瑞仕 | 线性稳压IC网络研讨会问答集锦，请查收~ 【问答】 Q 我想让电源打开时电压呈线性上升，想了解软启动电路。 A 有些情况下，线性稳压IC后面的负载电容（CL）容量很大，希望缓慢启动以避
2023-06-17 22:12:49149
149
【干货分享】汽车以太网与TSN技术直播课问答集锦
。敲黑板，虹小科在这里给大家送福利啦，为大家整理了精彩问答，欢迎收藏！课程问题解答Q1RTaW这个软件是干嘛的？A1主要是做以太网和TSN的流量仿真，比如在前期涉及网络
2022-05-24 16:39:58298
298
SOA测试系列 | S2S路由功能浅析及测试解读之问答集锦
最近，北汇信息在CSDN、视频号、B站以及百家号账户上同步进行了一次直播（回放视频已上线），一起探讨S2S的功能和针对S2S的测试解决方案。鉴于直播的时间关系，有些问题没能展开回复，此次发布文字版的问答精选，以飨读者。
2023-01-10 17:39:06601
601
问答对话文本数据：解锁智能问答的未来
在日常生活中，我们经常面临各种问题和需求，而智能问答系统作为一种人机交互工具，为我们提供了便捷的问题解答和信息获取方式。而问答对话文本数据作为推动智能问答系统发展的关键资源，扮演着重要角色。 问答
2023-07-13 14:19:16281
281NVIDIA 知乎精彩问答甄选 | 查看 NVIDIA Omniverse 相关精彩问答
NVIDIA 带来知乎精彩问答甄选系列，将为您精选知乎上有关 NVIDIA 产品的精彩问答。 本期为问答甄选第十期 —— 查看 NVIDIA Omniverse 相关精彩问题 以下三个知乎甄选问答
2023-08-01 19:55:01314
314
- 设计技术
- vwim德赢
- 电源/新能源
- MEMS/传感技术
- 测量仪表
- 嵌入式技术
- 制造/封装
- vwin
- RF/无线
- 接口/总线/驱动
- 处理器/DSP
- EDA/IC设计
- 存储技术
- 光电显示
- EMC/EMI设计
- 连接器
- 行业应用
- LEDs
- vwin6688
- 音视频及家电
- 通信网络
- 医疗电子
- 人工智能
- 虚拟现实
- 可穿戴设备
- 机器人
- 安全设备/系统
- 军用/航空电子
- 移动通信
- 工业控制
- 便携设备
- 触控感测
- 物联网
- 智能电网
- 区块链
- 新科技
- 联系我们
- 广告合作
- 王婉珠：wangwanzhu@elecfans.com
- 内容合作
- 黄晶晶：huangjingjing@elecfans.com
- 内容合作（海外）
- 张迎辉：mikezhang@elecfans.com
- 供应链服务 PCB/IC/PCBA
- 江良华：lanhu@huaqiu.com
- 投资合作
- 曾海银：zenghaiyin@huaqiu.com
- 社区合作
- 刘勇：liuyong@huaqiu.com
-
关注我们的微信
-
下载发烧友APP
-
德赢Vwin官网 观察
版权所有 © 深圳华秋电子有限公司
德赢Vwin官网 （电路图） 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备 2023018690 号
评论