- LXI总线现状分析关于B类电压表的设计

　　1588时间戳软件设计

　　通过上文对时钟偏移量和延迟量的分析来设计1588时间戳的状态机。状态机中共有S0、S1、S2、S3、S4五种状态，分别代表了时钟同步初始状态、Sync报文状态、Follow报文状态、Delay_Req报文状态和Delay_Resp状态。下面给出的是时间戳状态机的软件实现方式：

　　module ieee1588_time_stamp （in_data，clk，nclear，out）;

　　input indata， clk，nclear;

　　output out;　//端口声明

　　reg out;

　　reg［2:0］ state;

　　reg t_slave1，t_master1，t_slave2，t_master2，t_offset，t_

　　delay;

　　。。.。。.。。.。。.。。　//变量和参数声明

　　parameter ［2:0］ s0=1，s1=2，s2=3，s3=4，s4=4;

　　//各状态的定义

　　always @（posedge clk）

　　begin

　　if（！ nclear |主从时钟同步）　state = s0;

　　case（state）

　　s0： begin

　　if（indata ==同步报文）

　　state 《= s1;

　　else if（idata ==跟随报文）

　　begin out = t_master1;state 《= s2; end

　　else state 《= s0;

　　end

　　s1:state 《= （indata ==传输t_slave1）？ s1:s2;

　　s2:state 《= （indata ==延迟请求报文）？ s3:s2;

　　s3:state 《= （indata ==延迟响应报文）？ s4:s3;

　　s4:state 《=（indata ==同步）？ s0:s3;

　　endcase

　　end

　　always @ （state）　//探测到状态的变化同时输出

　　信号

　　begin

　　case （state）

　　s0:out=t_master1

　　s1:out=t_slave1;

　　s2:out=t_slave2;

　　s3:out=t_master2;

　　s4:out={t_offset，t_delay};

　　endcase

　　end

　　read_time _model test_time（

　　t_master1（t_master1），

　　t_slave1（t_slave1），

　　t_master2（t_master2），

　　t_slave2（t_slave2））;//调用时钟记录模块

　　……………。。

　　Endmodule

　　该状态机利用两个always语句分别实现状态的转换以及输出。在ieee1588_time_stamp时间戳模块中还调用了read_time_model时钟读取模块为时间戳模块实时的读取时钟。由于模块上的网络PHY为DP83848C，不具备IEEE1588帧检测能力，需要更换成DP83640。DP83640芯片内置高精度IEEE1588时钟，并设有由硬件执行的时间标记功能，可为接收及发送信息包打上时钟标记，以实现IEEE1588功能。

阅读全文