完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
3天内不再提示
14968
|
quartus例化ram或者rom，其输出与输入至少有一个时钟周期的延迟？请问在这个基础上有什么方法解决这个延迟吗？去掉时钟的话，输出永远为地址0对应的值. 自己写rom的话，会不会太慢？但是用mif初始化rom感觉好方便？另外自己写的程序有方法调用mif吗？图1中q是输出，与上一个上升沿对应的。图2为撤去时钟后，直接是地址为0的值？求指教！
1
已退回10积分
|
|
相关推荐
15个回答
|
|
|
上面看不到输入输出address是输入，q是输出
|
|
|
|
|
|
这个延时时去不掉的，如果你在设置RAM ip核时把register q选中的话再看你的RAM输出，你会发现延时两个时钟，这是因为输出加了一级寄存器，而对应当前有一级延时是因为ram内部对你的地址做了一个寄存。
|
|
|
|
|
|
ssdg***
|
|
|
|
|
小计地盘 发表于 2016-11-24 14:16 嗯 请问你知道图中 在quartus里面设置像断点一样的点 也是调制用的吗？是用它自带的还是上面工具？
|
|
|
|
|
|
就是想问是像软件可以一步一步debug调试用的吗 |
|
|
|
|
|
这个应该就是简单的代码标记而已，为了方便代码之间进行跳转用的，并不能进行调试，实际没用过 |
|
|
|
|
|
前面那个时钟的问题 要用它自带好像是有延迟 因为我现在是用rom 在处理数据时我不需要对ram进行写入或更新 所以我用的应该算rom 但是自己写也行 系统的就是用那个mif初始话特别好用 如果要读取mif这个文件的话 必须用quartus自带的 那就涉及时钟 就会延迟了 如果能有办法改它那个读取的程序就好了 |
|
|
|
|
|
先看一下RAM ipcore的特征，在配置时先看一下配置方式就是有锁存器
在生成的ipcore中 altsyncram_component.outdata_reg_a ="UNREGISTERED",就是无寄存器 altsyncram_component.outdata_reg_a ="CLOCK0"，就是有寄存器 发现连了时钟线的就是有锁存器，没连时钟线的就是没锁存器。很可能有时钟触发的就是always@（edge clk），没有时钟就是assign A=B，所以有时钟触发里有锁存器，没有就是总线输入输出，没锁存器。 |
|
|
|
|
|
我之前写过一篇帖子是讲这个的，如果你感兴趣，可以一起交流一下
http://bbs.elecfans.  com/forum.php?mod=v
 iewthread&tid=1104760&extra=
把中间的两个符号去掉 |
|
|
|
|
牛哥哥要炸天 发表于 2017-1-6 18:13 谢谢。 但是我看程序例化自带的rom，outdata_reg_a => "unreigsteded", 仍然有一个时钟周期的延迟 我使用这个rom很简单 只要我给个地址 它把对应的值输出即可 但自己写的话 使用内存小的时候 工作频率还过得去 内存大了 就会慢很多。 另外 想问你个其它问题 我用的altera stratix 4， 它自身有大概20Mb的内存 现在我才使用50% 他就综合不过 是不是我选的内存类型不对（我选的auto 不知道具体选那个） 如果你有这个经验 麻烦告诉一声 谢谢。 |
|
|
|
|
|
嗯，要一个时钟延时，是很正常的了。
|
|
|
|
|
zpw546 发表于 2017-1-15 21:21 好的，之前的账户密码弄丢了，这段时间一直在弄论文的东西，有点烦，等搞完这个我们一起看一下 |
|
|
|
|
|
这个延时是去不掉的，是IP核本身特性；另外我认为如果去掉时钟ip核就不会被驱动，也就没有数据
|
|
|
|
|
|
关于使用quartus设计rom控制器的延迟问题，在你进行一开始的rom设置时，你把输出端口的寄存器去掉也就是'q'output port 的勾选项去掉这个问题就可以解决了
|
|
|
|
|
王东旭1217 发表于 2018-1-22 16:15 你自己做一下behavioral simulation， 看看按你这样是不是一个延迟都没有了。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
369 浏览0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1568 浏览0 评论
449 浏览0 评论
求助：遇见诡异问题，FPGA模块A输出端口连接模块B输入后，模块A不能正常工作的
1695 浏览1 评论
506 浏览0 评论
4498 浏览100 评论
/6
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
![7QL0OES1IGV]UDORR{22KKL.png](http://www.hzfubeitong.com/staticbbs/static/image/common/none.gif "7QL0OES1IGV]UDORR{22KKL.png")
评论
淘帖
3730
