1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
将matlab生成的工程导入ccsv7后,编译没有出错,但是不能下载到dsp里(F2812)
出现这个错误提示 C28xx: File Loader: Verification failed: Values at address 0x00008000@data do not match Please verify target memory and memory map. C28xx: GEL: File: D:C2812c281x_adcpwmasynctest_ert_ert_rtwCCS_ProjectDebugc281x_adcpwmasynctest_ert.out: a data verification error occurred, file load failed. |
|
相关推荐
1个回答
|
|
遇见过同样的问题,我在网上搜索了一些后 发现是关于ram烧写还是flash烧写的问题,后来逐步检查,CCS中设置的是RAM烧写,而在matlab模型设计中设置中 Hardware implementation/Target hardware resources中设置的是debug模式,在device name 后面的被勾选了个boot from flash
|
|
|
|
只有小组成员才能发言,加入小组>>
336 浏览 1 评论
529 浏览 2 评论
NA555DR VCC最低电压需要在5V供电,为什么用3.3V供电搭了个单稳态触发器也使用正常?
774 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况,怎么解决?
651 浏览 1 评论
对于多级放大电路板,在PCB布局中,电源摆放的位置应该注意什么?
1130 浏览 1 评论
AT32F407在USART2 DMA发送数据时,接包接到了要发送的数据,程序还是处于等待传输完成的标识判断中,为什么?
56浏览 29评论
131浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
252浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
201浏览 14评论
两个TMP117传感器一个可以正常读取温度值,一个读取的值一直是0,为什么?
57浏览 13评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 02:34 , Processed in 0.639540 second(s), Total 47, Slave 40 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号