完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
3天内不再提示
|
在做时序仿真的时候，发现一个问题,代码如下：
assign gateway_out1 = gateway_in10 * gateway_in11
结果发现 输出带有高阻态,波形如图。 在做功能仿真的时候没有问题，做时序仿真就出现问题了。 请问这是什麼原因造成的。 
0
已退回12积分
|
|
相关推荐
10个回答
|
|
|
warning
The signal InvKineticModule/Position/topmult_position/mult_mcw_17Q7/out<1> has no load. PAR will not attempt to route this signal. WARNING:Par:288 - The signal InvKineticModule/Position/topmult_position/mult_mcw_17Q7/out<2> has no load. PAR will not attempt to route this signal. WARNING:Par:288 - The signal InvKineticModule/Position/topmult_position/mult_mcw_17Q7/out<3> has no load. PAR will not attempt to route this signal. WARNING:Par:288 - The signal InvKineticModule/Position/topmult_position/mult_mcw_17Q7/out<4> has no load. PAR will not attempt to route this signal. WARNING:Par:288 - The signal InvKineticModule/Position/topmult_position/mult_mcw_17Q7/out<5> has no load. PAR will not attempt to route this signal. WARNING:Par:288 - The signal InvKineticModule/Position/topmult_position/mult_mcw_17Q7/out<6> has no load. PAR will not attempt to route this signal. |
|
|
|
|
|
单独时序仿真这个乘法模块是没问题的，但是仿真顶层模块就出现这个问题了
|
|
|
|
|
|
可能你的数据位宽定义不正确吧
|
|
|
|
|
|
也可能数据么有初始化
|
|
|
|
|
|
|
|
|
|
|
|
我试过换成时序逻辑，加了初始化，也是不行。我是16BIT * 16BIT = 32 BIT的。 我也倾向于布局布线，但是布局布线是软件自动完成的，我怎么去修改 |
|
|
|
|
344214187 发表于 2017-7-28 10:21 是不是资源用得过多了？ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
关于布局布线的问题 我就不清楚了 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
337 浏览0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1483 浏览0 评论
441 浏览0 评论
求助：遇见诡异问题，FPGA模块A输出端口连接模块B输入后，模块A不能正常工作的
1621 浏览1 评论
497 浏览0 评论
4406 浏览99 评论
/6
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
11357
评论
淘帖
4613
