1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
小弟是初学者,最近开始涉及到FPGA进行采集存储的问题。
使用了SDRAM进行存储。由于SDRAM状态机的编写很恼火,所以这里借用了Qsys来调用SDRAM核来实现。存储是实现了,但是不知道如何与AD采集融合。 查询了一下,发现可以使用Avalon总线,将AD的verilog功能描述封装成一个IP核,挂到Avalon总线,实现verilog与NIOS II的通讯。 但是不知道这种方法速度够不够,也不清楚具体的做法是什么。 所以,有没有哪位大哥大姐能够给小弟提供一个具体的思路,或者其它AD采集存储的实现方法。 不胜感激! |
|
相关推荐
1个回答
|
|
直接在Qsys添加SDRAM IP核,AD那部分如果可以使用IO口模拟的话就在Qsys中添加PIO,然后将引脚引出,然后再nios II中通过操作PIO模拟出AD的时序出来,然后将AD读到的数据直接在nios II中存到SDRAMzhong去,这样应该可以的
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2376 浏览 0 评论
1874 浏览 49 评论
6010 浏览 113 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 23:21 , Processed in 0.414356 second(s), Total 42, Slave 35 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号