1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
遇到一个莫名其妙的问题,折腾了很久,问了好几个人也没解决掉。请高手指点下[em221]
做DATABASE CHECK的时候提示:
“ERROR IN PAD STACK name = P0D7L3D4W1D0
pad size does not match the extents of the pad shape, Use refresh_padstack to update padstack.”
但是 refresh padstack之后问题依旧。
最让人无法理解的是,所提示的P0D7L3D4W1D0好像根本就不在我的板子上。
这个所谓的P0D7L3D4W1D0可以用添加via的方式加到板子上,但是看起来是一个错误的东西,形状非常的奇怪,在每个层都有不同的形状。
padstack useage report 里面没有这个东西,我所使用的PAD库里也没有这个东西,但是在padstack definition report里可以看到一些信息。
另外,可用过孔是从哪儿弄出来的?如果我把库全删掉,这个东西正常情况下还能在板子上被add via吗?
有知道的高手请指点下,万分感谢!!!
问题得到解决,解决办法:TOOLS--PADSTACK--modify design padstack--option --purge --all.
举报
hongtianshi
shenh1986
发布
cadence打印原理图如何取消格点显示
5181 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78373 浏览 322 评论
Allegro软件中如何指定封装库有关路径?
5561 浏览 1 评论
Allegro极坐标布局方法
32297 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15621 浏览 11 评论
德赢Vwin官网 网
德赢Vwin官网 论坛
查看 »
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 17:20 , Processed in 0.669508 second(s), Total 62, Slave 48 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com