1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
经常看到各种写HDL代码时说要避免生成锁存器,但是在某些情况,我不关心那种情况
即使它生成了锁存器,对我的工程实现也没有什么影响啊, 想请教下各位大神,既然这样,为什么还要避免生成锁存器(if和case的完整结构) 难道仅仅是因为锁存器是时序逻辑,不是单纯的组合逻辑, 但是我只需要实现我的功能,有时序逻辑会有什么不好的影响吗? 谢谢各位大神不吝赐教! |
|
相关推荐
1个回答
|
|
会过多的占用片上资源,也有可能会产生输出错误
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1307 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1038 浏览 0 评论
2382 浏览 1 评论
2087 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2349 浏览 0 评论
1864 浏览 49 评论
6006 浏览 113 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 16:21 , Processed in 0.654891 second(s), Total 69, Slave 53 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号