1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我们知道ddr2有速度等级和存储量大小之分。在用altera FPGA设计的时候调用IP核到底该怎样选择ddr2呢?比如说640*480*8bit@60hz的视频信号,该选择什么ddr2呢?怎么计算的?还有altera 的ddr2 controller 有效率的,选型应该还需要根据这个效率来计算吧?这个效率又改怎么计算呢?
|
|
相关推荐
3个回答
|
|
其实就是个计算问题,可惜现在的人都是倒过来做的【计算<---->算计】
|
|
|
|
现在大概知道怎么计算了,需要计算ddr2 ip的效率,然后来预估
|
|
|
|
一般结构同档的,容量大的反而慢,而结构越新一般越快
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1583 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1082 浏览 0 评论
2657 浏览 1 评论
2347 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2620 浏览 0 评论
2052 浏览 55 评论
6048 浏览 113 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-30 22:32 , Processed in 0.926792 second(s), Total 75, Slave 59 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号