1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我将DDR的数据地址线设置为4mil线宽,已经画了一部分了。今天临时修改了下约束管理器的设置,结果开始报错了:
|
|
相关推荐
2个回答
|
|
找到了,是因为具有更高优先级的区域约束规则没有设置好
|
|
|
|
我约束GND线距12MIL,DRC报错,我也约束了芯片矩形框内线距为3MIL,但是DEC报错PP,怎么解决啊
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
5273 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78484 浏览 323 评论
5564 浏览 1 评论
32334 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15659 浏览 11 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 03:36 , Processed in 0.423937 second(s), Total 43, Slave 36 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号