如何修改DM8168 DVRRDK 04.00.00.03下的shared region大小？

2226

问答对人有帮助，内容完整，我也想知道答案 0 HI，tier. 我使用的是DM8168 DVRRDK 04.00.00.03，我现在想修改SharedRegion的大小，增大SR0的Size，减少SR2的Size。我按照文档DM81xx_DVR_RDK_Memory_Map.pdf中修改了SR0_SIZE 和 SR2_FRAME_BUFFER_SIZE这两个参数，但是因为我是使用SR0做PCIe传输视频的缓冲区所在地，在我修改SR0和SR2后，视频出现了闪烁，应该是CACHE问题，之前在SR1上遇到过，为了避免CACHE维护，我才移到SR0的。在我将SR0,SR2 Size改回默认设置后，视频就不闪烁了。我想是不是我哪里改错了。文档中提到了，the shared regions are statically defined in the build configuration.Any changes need to be done before re-compliing the source code.但是我没有找到编译配置中哪里静态定义了shared region大小。请TI工程师指导下如何正确修改SharedRegion大小，同时保持SharedRegion的CACHE属性。谢谢。 0
2018-5-28 12:35:13　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 潘涛12345 该类别下有 39 个回答。邀请回答霍威电源该类别下有 36 个回答。邀请回答 wanglinhua2627 该类别下有 35 个回答。邀请回答普罗旺斯的薰衣草该类别下有 32 个回答。邀请回答斌无非师范该类别下有 27 个回答。邀请回答 h1654155958.0520 该类别下有 27 个回答。邀请回答 haikitty 该类别下有 26 个回答。邀请回答 60user22 该类别下有 25 个回答。邀请回答 fdhsfagd 该类别下有 24 个回答。邀请回答 a7215433 该类别下有 23 个回答。邀请回答 lifei639156 该类别下有 21 个回答，其中被选为最佳答案 1 次。邀请回答 HengDu 该类别下有 21 个回答。邀请回答 60user185 该类别下有 21 个回答。邀请回答 hkhwdz 该类别下有 21 个回答。邀请回答 cs110 该类别下有 21 个回答。邀请回答 oiewjrj 该类别下有 19 个回答。邀请回答潘女士该类别下有 19 个回答。邀请回答 a732538 该类别下有 19 个回答。邀请回答分会看见我呢看该类别下有 19 个回答。邀请回答 Tutut 该类别下有 19 个回答。邀请回答举报刘耀清相关推荐 • HI，TI FAE，我通过什么途径能拿到DM8168 DVRRDK 04.00.00.03下的DMVAL，SCD没有时间限制的库？ 1309 • DM8168移植KSZ9021驱动 1222 • dm8168下如何实现-o3级别的优化 1161 • DM8168在DVRRDK上的应用咨询 1555 • DM8168的流媒体传输 2337 • DVRRDK 04.00.00.03,dm8168,display link前面可以是select link吗？ 961 • dm8168 dvrrdk 16路音视频是怎么同步的呢？ 1273 • DM8168 的 h264视频编码问题请教？ 1606 • DM8168的spi驱动中cs片选信号如何处理? 2879 • 关于8168 vdec_vdis demo打印出来的，但问题是为什么会找不到这个h264文件？ 1197 2个回答

答案对人有帮助，有参考价值 0 你好，请确认一下增加的不需要cache的DDR相关区域在DSP侧是否有去除cache。相关配置请参考mcfwsrc_bios6cfgti816xFC_RMAN_IRES_c6xdsp.cfg var Cache = xdc.useModule('ti.sy**ios.family.c64p.Cache'); / Disable caching for HWspinlock addresses / Cache.MAR0_31 = 0x00000000; Cache.MAR32_63 = 0x00000000; / Config/EDMA registers cache disabled / Cache.MAR64_95 = 0x00000000; Cache.MAR96_127 = 0x00000000; / CPU access code and data - 0x80000000 cache enable / Cache.MAR128_159 = 0xFFFFFFFF; / TILER memory cache disabled - 0xA0000000/ Cache.MAR160_191 = 0xFFFFFFFF; / memory cache disabled - 0xC0000000/ Cache.MAR192_223 = 0xFFFFFFFF; / memory cache disabled - 0xE0000000*/ Cache.MAR224_255 = 0xFFFFFFFF;

2018-5-28 12:52:40 评论举报乔婧

答案对人有帮助，有参考价值 0 物是人非aaa 发表于 2018-5-28 12:52 你好，请确认一下增加的不需要cache的DDR相关区域在DSP侧是否有去除cache。相关配置请参考mcfwsrc_bios6cfgti816xFC_RMAN_IRES_c6xdsp.cfg 好的，我去看下，不过昨天我看的时候这些数值好像是自动计算的，根据SIZE大小。

2018-5-28 13:00:50 评论举报刘耀清