6678DSP内核供电的时候使用1V高性能的固定电压电源模块会有什么问题呢？

zbb9612 发表于 2018-6-19 05:55
关于CVDD电源设计建议使用smartreflex设计，具体参考FAQ中电压设计参考：http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/25103.aspx
C6678上电有很明确的时序要求，具体请阅读C6678手册中power supply一节，至于你说的内核同时加电不太明白啥意思。

饿了就吃的 发表于 2018-6-19 06:12
正常CVDD应该先与CVDD1.0上电 但是我在设计硬件的时候 让他们同时上电了 这样是否会出现问题？
现在主要是想找个这么设计的人 问问有没有什么问题 实验室在这块板子上要投入很多钱
所以想找个最稳妥的设计方法 而且因为以前实验室都是让这两个电压同时上电的 所以想问问多核DSP是否也可行！ ...

zbb9612 发表于 2018-6-19 06:21
请严格按照C6678的上电时序要求，否则可能会影响芯片稳定性问题。