1. EMIFA, EMIFB管脚不复用, 所以可以同时工作, 可以用EDMA提高传输效率.
2. 你的方案可以实现. 另外, 还可以用EDMA等方式提高数据吞吐率. 见下面的wiki网站.
http://processors.wiki.ti.com/index.php/OMAP-L1x/C674x/AM1x_Multichannel_Audio_Serial_Port_(McASP)_Throughput_and_Optimization_Techniques#Factors_Affecting_McASP_Throughput
3. EMU0, EMU1需要连接, 见下面菊花链电路.
http://processors.wiki.ti.com/index.php/XDS_Target_Connection_Guide#Multiple_Devices
4. 这个要看你的系统怎么设计的, 如果FPGA要给DSP RESET信号, 那它必须先启动, 如果RESET信号是其他芯片给的, 则不必先于DSP启动.
5. 数据手册第71页上, OSCIN频率范围在12M~50M, 所以 可以用24MHz, 然后配置PLL倍频到456MHz.