完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
3天内不再提示
|
C6748 上电时默认L1DRAM全部为cache，
1、那么如果我在程序中没有对 L1DRAM进行操作或配置，程序运行时L1DRAM中的数据是否会有变化？ 2、L1DRAM作为 cache是如何工作的？ 
0
|
|
相关推荐
20个讨论
|
|
|
那请问CAHCE上电就能用是在哪个文件配置好了？ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
http://processors.wiki.ti.com/index.php/Main_Page Think Over Before Asking. http://www.catb.org/~esr/faqs/smart-questions.html#goal |
|
|
|
|
|
|
|
lifei639156 发表于 2018-7-25 08:40 意思是硬件上电就是32K cache? |
|
|
|
|
|
|
|
|
http://processors.wiki.ti.com/index.php/Main_Page Think Over Before Asking. http://www.catb.org/~esr/faqs/smart-questions.html#goal |
|
|
|
|
|
|
|
lifei639156 发表于 2018-7-25 09:01 好的，多谢了 |
|
|
|
|
|
|
|
lifei639156 发表于 2018-7-25 09:01 看了数据手册和其它资料还是有几点不太明白， 1、如L1 为32K cache, L2DRAM 为256K RAM, 那么cahce 与L2是怎样的地址对应关系？ 2、CPU写数据进主存L2前会先把数据写到cache,那么cache什么时候才把数据写回到L2？写回这一过程需不需要CPU干预？ |
|
|
|
|
|
|
|
瓦德瓦155 发表于 2018-7-25 09:23 http://processors.wiki.ti.com/index.php/Main_Page Think Over Before Asking. http://www.catb.org/~esr/faqs/smart-questions.html#goal |
|
|
|
|
|
|
|
lifei639156 发表于 2018-7-25 09:39 我把L1配置成4K cache,L2全部为ram。往L2一地址开始写4K数据，然后再往这一个地址写4K不同的数据，观察L1 cache的数据发现没有变化，这是为什么？ |
|
|
|
|
|
|
|
瓦德瓦155 发表于 2018-7-25 09:52 http://processors.wiki.ti.com/index.php/Main_Page Think Over Before Asking. http://www.catb.org/~esr/faqs/smart-questions.html#goal |
|
|
|
|
|
|
|
lifei639156 发表于 2018-7-25 10:05 先往L2 写4K 数据，再去读L1 cache 4K数据保存到一个数组；然后往L2同一地址写4K不同数据，再去读L1 cache 4K数据保存到另一个数组。比较连个数据的数据发现是相等的。并且我也仿真查看了cache地址数值没看到有变化。如果是写完L2，再读L2，cache数值就会有变化。 |
|
|
|
|
|
|
|
瓦德瓦155 发表于 2018-7-25 10:11 另外，我说的L1与L2自动同步，是指Cache，不是指RAM。 http://processors.wiki.ti.com/index.php/Main_Page Think Over Before Asking. http://www.catb.org/~esr/faqs/smart-questions.html#goal |
|
|
|
|
|
|
|
lifei639156 发表于 2018-7-25 10:28 好吧，我先想想。新手请多多包涵。再问你个其它的问题，作为RAM时，L1DRAM或L2RAM有两个地址入口，那可以被CPU和PRU同时访问吗？ |
|
|
|
|
|
|
|
|
http://processors.wiki.ti.com/index.php/Main_Page Think Over Before Asking. http://www.catb.org/~esr/faqs/smart-questions.html#goal |
|
|
|
|
|
|
|
lifei639156 发表于 2018-7-25 10:57 如L1DRAM ,通过CPU访问的地址入口0x00F0 0000，可以被PRU、EDMA访问的地址入口0x11F0 0000； |
|
|
|
|
|
|
|
|
L1，L2都是属于CPU内部的资源，相对于PRU， EDMA来说，访问L1/L2是先通过芯片SCR总线，再通过CPU的SDMA进入CPU的。所以在地址上有个偏移。 http://processors.wiki.ti.com/index.php/Main_Page Think Over Before Asking. http://www.catb.org/~esr/faqs/smart-questions.html#goal |
|
|
|
|
|
|
|
lifei639156 发表于 2018-7-25 11:13 这么说，L1是不能同时被CPU和EDMA、PRU访问的? |
|
|
|
|
|
|
|
|
http://processors.wiki.ti.com/index.php/Main_Page Think Over Before Asking. http://www.catb.org/~esr/faqs/smart-questions.html#goal |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
327 浏览0 评论
普中科技F28335开发板每次上电复位后数码管都会显示，如何熄灭它？
205 浏览1 评论
884 浏览0 评论
TMS320F28377D:新做了以377d为芯片的板子，上电后芯片复位引脚出现方波请问如何解决？
2063 浏览0 评论
TPS55340通电后输入端保险丝烧断，芯片输入和GND之间短路
3802 浏览4 评论
CC3100BOOST使用CC3200lunchXL进行烧录
843浏览2评论
82浏览2评论
110浏览2评论
89浏览2评论
115浏览2评论
/6
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2306
评论
淘帖
2457
