完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
您好：
我最近在使用ADL5370 这款芯片，输入I/Q两路差分正交信号，调制模式QPSK,时钟本振390MHz，结果输出的信号解码出来的星座图产生失真，不知道原因在哪。ADL5370的前级和后级我们都断开测试了，可以排除其他部分的问题，。 星座图如下： 原理图如下： 
0
|
|
相关推荐
9个回答
|
|
|
会不会是IQ链路不平衡的问题，你这个IQ是FPGA还是DSP提供？另外线性问题也要考虑下，是不是被压缩了
|
|
|
|
|
|
IQ是平衡的，我试过把输入信号接到另一型号的调制芯片，结果输出完全正交。应该是芯片问题或者是没用对芯片，现在我们采用单端时钟，IQ信号的输入偏置实际测量也是500mv，实在是找不到问题。 |
|
|
|
|
|
LO部分N端不用的话建议隔直后再加个50欧电阻到地，另外LO的功率是否满足要求了？
电源最好采用LDO提供。 另外如果你的信号源能够提供比较低频率的话可以直接提供一个几十MHz的信号进入I路或者Q路，看下输出的解调情况，排查FPGA源的问题 |
|
|
|
|
miweurwer 发表于 2018-8-17 06:59 FPGA的源我们验证过，是没有问题的，另外本振的功率也是配置的0dBm，电源的纹波很低，低于5mv，是满足芯片要求的。 |
|
|
|
|
|
|
|
|
|
|
|
我们采用的是零中频输入，IQ信号直流偏置500mv，峰峰值1v，输出390MHz中频信号，功率0dBm，时钟信号390MHz，功率也是0dBm。调制方式都是QPSK. 另外我们把输入的IQ信号直接飞线到AD8345上进行调制，结果输出信号解码也是完全正交的。 |
|
|
|
|
|
我再问下，你这个LO信号是通过时钟芯片产生的还是采用PLL+VCO这种方式产生的？LO信号对相噪要求是很高的
|
|
|
|
|
|
LO是通过我们买的AD4350的开发板产生的，他是内部带有VCO+PLL的。 |
|
|
|
|
|
因为你们采用ZIF(零中频), 有没有做镜像抑制, 这个像是IQ相位的不平衡, DAC到IQ输入需要严格等长,而且消除DC offset, 你可以先发一个单音看一下,镜像抑制和LO泄漏分别是多少
|
|
|
|
|
只有小组成员才能发言，加入小组>>
990 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1384 浏览 2 评论
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1938 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4269 浏览 2 评论
9060 浏览 1 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1522浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1693浏览 2评论
992浏览 2评论
1668浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1387浏览 2评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2122
评论
淘帖
6236
