【FPGA学习】如何使用 ISE 编写约束文件

2018-9-29 09:18:05 5532 FPGA ISE

0 完成顶层模块的实现并且仿真正确后，还需要编写用户约束文件，其中引脚约束文件是必不可少的，它将模块的端口和 FPGA 的管脚对应起来。具体步骤如下。（1）创建约束文件。新建一个源文件，在代码类型中选择 Implementation ConstraintsFile，在 File Name 中输入 counter_ucf。单击 Next 按钮进入模块选择对话框，选择顶层模块 top_sch（这里以原理图实现的顶层模块为例），如图 3-55 所示。单击 Next 按钮，再单击Finish 按钮就完成了约束文件的创建。（2）对约束文件进行编辑。ISE 中有 3 种工具可以编辑约束文件，即 Constraints Editor、PACE 和 Text Editor。其中 Constraints Editor 是专用的约束文件编辑工具，PACE 还支持引脚和面积的约束条件编辑，Text Editor 表示使用 ISE 的文本编辑器编辑约束文件。可以通过选择 ISE 的菜单项 Edit\|Preferences，在 Preferences 设置对话框的 Editor 选项卡中设定约束编辑工具，如图 3-56 所示。一般使用 Constraints Editor 编辑约束文件，启动 Constraints Editor 的方法是双击源代码管理区中约束文件（必须设置 Constraints Editor 为默认的约束文件编辑工具）。启动 Constraints Editor 后选择 Ports 选项卡，可以看到所有的端口都已罗列出来了。要设定引脚约束（即端口和 FPGA 引脚的对应关系），只需要在每个端口的 Location 列中填入引脚的编号，例如在端口 bcd7_out<0>对应的 Location 中填入 p125，如图 3-58 所示。实际上，约束文件就是一个文本文件，可以直接用文本编辑器编辑。一个端口和一个引脚对应的语法如下： NET "端口名称" LOC = "引脚编号"; 复制代码图 3-58 Constraints Editor 引脚约束编辑 0
2018-9-29 09:18:05　　评论淘帖0 举报相关推荐 • FPGA学习系列：仿真测试文件的编写 25752 • 常用时序约束介绍之基于ISE的UCF文件语法 2971 • ISE时序约束 87 • 通过一个实例具体介绍ISE中通过编辑UCF文件来对FPGA设计进行约束 5381 • 具体介绍ISE中通过编辑UCF文件来对FPGA设计进行约束 3499 • Xilinx FPGA用户约束文件 1050 • 请教ISE ucf约束文件错误 9740 • FPGA学习-IO延迟的约束方法 3241 • Intel FPGA时序约束的使用和学习总结 10 • ISE约束UCF编辑的操作介绍 10