[问答]

RESET怎么连接重置的位置

1362 reset FPGA

问答对人有帮助，内容完整，我也想知道答案0 大家好，我正在使用Spartan-3e入门套件实现我的设计。有一个fifo，一个状态机和许多其他块。所以，我不知道连接重置的位置。对于小代码，要了解如何使用电路板，我将复位连接到按钮。我已经阅读了wp272.pdf，建议不要重置，因为 FPGA为我们做了。这是正确的？我确定所有ff都会在开机时重置吗？通常，我可以在所有fpga项目中从我的vhdl代码中排除重置吗？对不起，但我是fpga的新手，这是个问题..... 以上来自于谷歌翻译以下为原文 Hi all, I'm implemen ting my design on Spartan-3e starter kit. There is a fifo, a state machine and many other block. So, I don't know where connect the reset. For small code, to learn how to use the board I connected the reset to a button. I've read the wp272.pdf where is suggested that no reset is needed because fpga do it for us. It's right ? am I sure that all ff are reset at power-on ? In general, can I exclude reset from my vhdl code on all fpga projects ? Sorry, but I'm new on fpga and this is a problem..... 0
2018-10-8 17:40:23　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报李丽相关推荐 • 如何调试checkstop重置源？2727 • LPC55S16电源切换期间，控制器会重置如何避免？489 • 有办法手动重置LIS3DH吗？2214 • Spartan 6重置全局路由不要在CLB内部使用逆变器1710 • 深度睡眠唤醒时的RTC重置问题如何解决？296 • 请问Brown out重置只是将PIC24放在保持中，还是在PIC上进行重置？1206 • 请问0x0e @s32k312的重置原因是什么？318 • S32K3功能复位导致Reset_B引脚执行复位动作的原因？391 • 从Linux重置电路板失败怎样去解决呢141 • 如何重置fifo指针2884 1个回答

答案对人有帮助，有参考价值0 所有Spartan和Virtex FPGA都是基于SRAM的。它们在上电后配置使用ISE工具生成的比特流。该比特流包括初始化数据部分中的每个触发器和RAM位。因此，实际上所有触发器都会在“通电”时复位您认为配置过程是“开机”。没有重置时ISE的默认操作指定是在比特流中将触发器初始化为零。那里的默认动作指定的复位（异步或同步）是将触发器初始化为重置源代码中指定的状态。例如，如果你想要一个触发器在初始化之后，你需要以某种方式指定。最简单的方法是给它一个重置。在代码中省略重置的一个大问题是模拟器不会假设在模拟开始时触发器为零。所以在这种情况下模拟与硬件不匹配。通常我会在模块中添加一个异步复位输入用于模拟，但是当我实例化模块时，只需将其降低。这适合一对目的。首先，在源代码中拼写出每个触发器的复位状态因此比特流将触发器初始化为指定的值启动。其次，它为我提供了一种通过添加短重置来正确模拟的方法在我的测试平台中脉冲。 HTH，的Gabor - Gabor 以上来自于谷歌翻译以下为原文 All Spartan and Virtex FPGA's are SRAM-based. They are configured after power-on from a bitstream you generate with the ISE tools. This bitstream includes initialization data for every flip-flop and RAM bit in the part. So in effect all flip-flops are reset at "power on" if you think of the configuration process as "power on". The default action for ISE when no reset is specified is to initialize the flip-flop to zero in the bitstream. The default action when there is a reset specified (asynchronous or synchronous) is to initialize the flip-flop to the reset state as specified in the source code. So for example if you want a flip-flop to be "1" after initialization you would need to specify that somehow. The simplest way is to give it a reset. One big problem with leaving out reset in your code is that the simulator will not assume flip-flops to be zero at the start of simulation. So in this case the simulation will not match the hardware. Often I add an asynchonous reset input to my modules for simulation but then just tie it low when I instantiate the module. This serves a couple of purposes. First, the reset state of each flip-flop is spelled out in the source code and therefore the bitstream will initialize the flip-flops to the specified value on start-up. Second, it gives me a way to simulate correctly by adding a short reset pulse in my testbench. HTH, Gabor -- Gabor

2018-10-8 17:57:49 评论举报杨玲