完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
大家好：
我遇到了错误： 错误：地点：848 - 自动时钟放置失败。 请尝试分析此设计所需的全局时钟，并锁定时钟布局或区域定位由时钟驱动的逻辑，以便可以放置时钟，使得由它们驱动的所有逻辑都可以被路由。 时钟放置的主要限制是，对于任何竞争的全局/侧时钟对，只有一个时钟输出信号可以进入任何区域。 有关详细信息，请参阅Spartan3e系列数据表中的“象限时钟布线”部分。 我在http://www.xilinx.com/support/answers/32528.htm上查看了错误的文档，并设置了环境XIL_PAR_NOIORGLLOCCLKSPL = 1。 但问题仍然无法解决。 Hopesomeone可以帮助这个〜谢谢！ 那么，我怎么知道哪个DCM用于实现时钟发生器？ 最好的Regard.Ninos K. 以上来自于谷歌翻译 以下为原文 Hello , everyone: I came across the error: ERROR:Place:848 - Automatic clock placement failed. Please attempt to analyze the global clocking required for this design and either lock the clock placement or area locate the logic driven by the clocks so that that the clocks may be placed in such a way that all logic driven by them may be routed. The main restriction on clock placement is that only one clock output signal for any competing Global / Side pair of clocks may enter any region. For further information see the "Quadrant Clock Routing" section in the Spartan3e Family Datasheet. I checked the documentation of the error on http://www.xilinx.com/support/answers/32528.htm, and set the environment XIL_PAR_NOIORGLLOCCLKSPL=1. But the problem can still not be solved. Hope someone can help me with this~ Thanks! By the way , how can I know which DCM is been used to implement a Clock Generator? Best Regard. Ninos K. 
0
|
|
相关推荐
2个回答
|
|
|
此错误涵盖了时钟布局器无法为您的时钟配置找到合法放置位置的一般情况。
这可能是因为您将某些时钟限制在一个不可能的情况下，或者因为设计只是复杂的时钟放置器来解决。 您引用的AR仅涵盖一种可能的情况。 特别注意你如何使用侧面BUFG，因为它们只能驱动芯片的一半，如果它们在同一个时钟区域有负载，可能会与某些顶部/底部BUFG发生冲突。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 This error covers the general case where the clock placer could not find a legal placement for your clock configuration. This could be because you have constrained some clocks into an impossible situation or because the design is simply to complex for the clock placer to resolve. The AR you reference covers just one possible scenario. Pay special attention to how you use the side BUFGs since they can only drive loads on half the chip and can come into conflict with certain top/bottom BUFGs if they have loads in the same clock region. View solution in original post |
|
|
|
|
|
此错误涵盖了时钟布局器无法为您的时钟配置找到合法放置位置的一般情况。
这可能是因为您将某些时钟限制在一个不可能的情况下，或者因为设计只是复杂的时钟放置器来解决。 您引用的AR仅涵盖一种可能的情况。 特别注意你如何使用侧面BUFG，因为它们只能驱动芯片的一半，如果它们在同一个时钟区域有负载，可能会与某些顶部/底部BUFG发生冲突。 以上来自于谷歌翻译 以下为原文 This error covers the general case where the clock placer could not find a legal placement for your clock configuration. This could be because you have constrained some clocks into an impossible situation or because the design is simply to complex for the clock placer to resolve. The AR you reference covers just one possible scenario. Pay special attention to how you use the side BUFGs since they can only drive loads on half the chip and can come into conflict with certain top/bottom BUFGs if they have loads in the same clock region. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2015
评论
淘帖
2455
