完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
现在，我在ISE13.1软件中使用srio_v5_6 Ip内核。
我使用CORE生成器为X6VLX240T-1156-1设备生成一个srio_v5_6 IP内核。 然后我用ISE13.1软件打开“srio_v5_6.xise”。 我合成了项目并实现了它，但是在实现项目时发生了错误如下： 错误：NgdBuild：604 - 无法解析类型为'srio_icon'的逻辑块'srio_icon_gen.i_srio_icon'。 引脚名称拼写错误可能导致此问题，缺少edif或ngc文件，块名称与edif或ngc文件名之间的大小写不匹配，或者类型名称的拼写错误。 目标'virtex6'不支持符号'srio_icon'.ERROR：NgdBuild：604 - 无法解析类型为'rio_ila'的逻辑块'rio_de_wrapper / rio_ila1_gen.i_rio_ila'。 引脚名称拼写错误可能导致此问题，缺少edif或ngc文件，块名称与edif或ngc文件名之间的大小写不匹配，或者类型名称的拼写错误。 目标'virtex6'不支持符号'rio_ila'.ERROR：NgdBuild：604 - 无法解析类型为'phy_ila'的逻辑块'rio_de_wrapper / phy_wrapper / srio_ila2_gen.i_phy_ila'。 引脚名称拼写错误可能导致此问题，缺少edif或ngc文件，块名称与edif或ngc文件名之间的大小写不匹配，或者类型名称的拼写错误。 目标'virtex6'不支持符号'phy_ila'.ERROR：NgdBuild：604 - 无法解析类型为'srio_vio'的逻辑块'user_top / initiator_user / tickler / srio_vio_gen.i_srio_vio'。 引脚名称拼写错误可能导致此问题，缺少edif或ngc文件，块名称与edif或ngc文件名之间的大小写不匹配，或者类型名称的拼写错误。 目标'virtex6'不支持Symbol'srio_vio'。 它出什么问题了？ 你可以帮我吗 ？ 非常感谢你！ 以上来自于谷歌翻译 以下为原文 Now, I am using the srio_v5_6 Ip core in the ISE13.1 software. I use the CORE generator generate a srio_v5_6 IP core for the X6VLX240T-1156-1device. Then I use the ISE13.1 software open the "srio_v5_6.xise". And I synthesize the project and Implement the it, but errors happen when implement the project as follow: ERROR:NgdBuild:604 - logical block 'srio_icon_gen.i_srio_icon' with type 'srio_icon' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'srio_icon' is not supported in target 'virtex6'. ERROR:NgdBuild:604 - logical block 'rio_de_wrapper/rio_ila1_gen.i_rio_ila' with type 'rio_ila' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'rio_ila' is not supported in target 'virtex6'. ERROR:NgdBuild:604 - logical block 'rio_de_wrapper/phy_wrapper/srio_ila2_gen.i_phy_ila' with type 'phy_ila' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'phy_ila' is not supported in target 'virtex6'. ERROR:NgdBuild:604 - logical block 'user_top/initiator_user/tickler/srio_vio_gen.i_srio_vio' with type 'srio_vio' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'srio_vio' is not supported in target 'virtex6'. What's wrong with it? Can you help me ? Thank you very much! 
0
|
|
相关推荐
4个回答
|
|
|
我注意到你在IP-Others论坛中有同一主题的重复帖子。
请选择一个论坛，并为每个主题创建一个主题。 这样可以更轻松地讨论您的问题。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 以上来自于谷歌翻译 以下为原文 I noticed you have a duplicate post of the same subject in the IP-Others forum. Please pick one forum, and create one thread for each topic. This makes it much easier to discuss your problem. - Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
|
|
哦，对不起，你能帮我删除IP块中的主题吗？
我找不到如何删除它。 非常感谢你！ 以上来自于谷歌翻译 以下为原文 Oh, I am sorry, Can you help me delete a topic in the IP block. I don't find how to delete it. Thank you very much! |
|
|
|
|
|
|
|
|
|
|
|
您的设计中有四个未找到的核心。
您需要将它们放在项目目录中或提供路径以便找到它们。 以上来自于谷歌翻译 以下为原文 You have four cores in your design that are not found. You need to either put them in your project directory or proovide a path so that they can be found. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1152浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4990
评论
淘帖
5817
