完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
1130
|
我经营一个项目，这里有一些inf。
但是example_top_map.mrp没有任何关于错误的信息。 已完成映射。有关详细信息，请参阅MAP报告文件“example_top_map.mrp”./opt/Xilinx/13.2/ISE_DS/ISE/bin/lin64/unwrapped/map：符号查找错误：/opt/Xilinx/13.2/ISE_DS/ISE// lib / lin64 / libXst_Core.so：未定义的符号：_ZN5antlr6BitSetD1EvProcess“Map”失败 请帮助我！ 以上来自于谷歌翻译 以下为原文 i run a project and there is some inf here. but example_top_map.mrp have nothing about error. Mapping completed. See MAP report file "example_top_map.mrp" for details. /opt/Xilinx/13.2/ISE_DS/ISE/bin/lin64/unwrapped/map: symbol lookup error: /opt/Xilinx/13.2/ISE_DS/ISE//lib/lin64/libXst_Core.so: undefined symbol: _ZN5antlr6BitSetD1Ev Process "Map" failed pls help me! 
0
|
|
相关推荐
3个回答
|
|
|
这已经修复为13.4。
同时可以在这里找到解决方法： http://www.xilinx.com/support/answers/43865.htm 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 This has been fixed for 13.4. Meanwhile a work around can be found here: http://www.xilinx.com/support/answers/43865.htm View solution in original post |
|
|
|
|
|
这已经修复为13.4。
同时可以在这里找到解决方法： http://www.xilinx.com/support/answers/43865.htm 以上来自于谷歌翻译 以下为原文 This has been fixed for 13.4. Meanwhile a work around can be found here: http://www.xilinx.com/support/answers/43865.htm |
|
|
|
|
|
对于13.2或13.3，上述解决方法对我不起作用。
我收到一个新错误： ***检测到glibc *** /opt/Xilinx/13.3/ISE_DS/ISE/bin/lin64/unwrapped/map：free（）：下一个大小无效（快）：0x00000000164232a0 *** 附件是完整的日志。 我觉得Xilinx不愿意以与更多Linux发行版兼容的方式整理库加载顺序，这是相当不合情理的。 mapcrash.txt 14 KB 以上来自于谷歌翻译 以下为原文 The above work-around does not work for me with 13.2 or 13.3. I get a new error: *** glibc detected *** /opt/Xilinx/13.3/ISE_DS/ISE/bin/lin64/unwrapped/map: free(): invalid next size (fast): 0x00000000164232a0 *** Attached is the full log. I find it rather unconscionable that Xilinx is unwilling to sort out the library load order in a way which is compatible with more linux distributions. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1168浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1595
