[问答]

错误：放置：703自动时钟放置失败

问答对人有帮助，内容完整，我也想知道答案 0 有谁知道要查看哪个文件才能调试这个？ .mrp，syr？我之前的构建有更多的clk /组件工作，但我的简化设计有时钟放置错误。不知道最近发生了什么。我基本上注释掉了我的大多数组件，它仍然有这个错误。包括dcm / pll在内的所有资源使用率都远低于100％以上来自于谷歌翻译以下为原文 anyone know which file to look at in order to debug this? .mrp, syr? my previous build with more clk/component work, but my simplified design has clock placement error. not sure whats going on. i basically comment out most my components and it still has this error. all resource usage including dcm/pll are much less than 100% 0
2018-10-11 15:03:32　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答举报韩凤英相关推荐 • Artix-7时钟路由和放置错误的解决办法？ 1851 • Vivado无法放置任何时钟资源 10463 • 全局放置错误：无法执行时钟区域分区 5627 • 请问cadence放置器件失败，且器件变成用了很乱的线该怎么办？ 1818 • AD18.1.9放置器件 2107 • orcad放置元件会自动编号，怎样可以查看电气规则检查的错误 8882 • Vivado 16.2放置错误（30-512） 6158 • 次优放置错误 8997 • 放置错误[放置30-110]的解决办法？ 1293 • ad9出现放置元器件错误 3608 1个回答

答案对人有帮助，有参考价值 0 时钟布局器无法为您的设计找到解决方案。除了放置实际时钟负载之外，它还可能必须对时钟域进行布局规划以控制时钟负载布局。根据器件系列，每个时钟区域只能支持一定数量的全局时钟域。如果您在设计中使用区域组范围，则可能会干扰时钟布局器找到解决方案的能力。如果要实例化BUFH，也会使时钟位置复杂化。根据设备架构，如果您有许多本地时钟也会干扰本地时钟位置： http://www.xilinx.com/support/answers/32528.htm 以上来自于谷歌翻译以下为原文 The clock placer has failed to find a solution for your design. Besides placing the actual clock loads it may also have to floorplan the clock domains to control the clock load placement. Depending on the device family each clock region can only support a certain number of global clock domains. If you are using area group ranges in your design you may be interfering with the clock placer's ability to find a solution. If you are instantiating BUFHs that can also complicate clock placement. Depending on the device architecture, If you have a lot of local clocks that can also interfere with the local clock placement: http://www.xilinx.com/support/answers/32528.htm

2018-10-11 15:21:14 评论举报李富才