完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我正在运行ISE 10.1.03，并试图在最后在另一个人的计算机上构建的设计上“生成编程文件”。 我收到以下警告：“HDLCompilers：176 - 包含目录C：/ blah / blah / ...不存在”。 目录C：/ blah / blah / ...在另一个人的计算机上，并被硬编码到项目ISE文件中。 我编辑了ISE文件，以便Include目录对我的计算机是正确的，但不幸的是，当我尝试重新打开ISE项目时，它失败了。 有没有办法在ISE中设置Include目录？ 谢谢， 保罗 以上来自于谷歌翻译 以下为原文 Hi, I am running ISE 10.1.03 and am trying to 'Generate Programming File' on a design which was last built on another person's computer. I get the following warning: "HDLCompilers:176 - Include directory C:/blah/blah/... does not exist". The directory C:/blah/blah/... is on this other person's computer and is hard-coded into the project ISE file. I edited the ISE file so that the Include directory was correct for my computer but unfortunately when I then try to reopen the ISE prooject, it fails. Is there any way to set the Include directory within ISE? Thanks, Paul 
0
|
|
相关推荐
4个回答
|
|
|
找到了！
ISE Processes窗格 - Synthesis-XST - 右键单击Properties - Synthesis Options - Verilog Include Directories。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Found it! ISE Processes pane - Synthesis-XST - right-click Properties - Synthesis Options - Verilog Include Directories. View solution in original post |
|
|
|
|
|
找到了！
ISE Processes窗格 - Synthesis-XST - 右键单击Properties - Synthesis Options - Verilog Include Directories。 以上来自于谷歌翻译 以下为原文 Found it! ISE Processes pane - Synthesis-XST - right-click Properties - Synthesis Options - Verilog Include Directories. |
|
|
|
|
|
ISE 10.1的另一点是您可以“切换路径”以在完整路径名之间切换
和相对于项目目录的路径。 我通常使用相对路径来允许项目 通过简单地复制包含它的整个目录结构来复制。 通常我有 一个带有项目名称的容器目录，在其下面我有源目录， 模拟，核心和ISE。 然后，ISE子目录就是“项目”目录 由ISE导航器和它的所有中间文件存储在那里，而不是污染 源文件结构。 然后我的来源将看起来像“../source/blah.v” 似乎路径切换的当前状态将影响路径的存储方式 ISE项目文件。 因此，在关闭项目之前，我确保路径是相对的。 - Gabor - Gabor 以上来自于谷歌翻译 以下为原文 Another point with ISE 10.1 is that you can "toggle paths" to switch between full path names and paths relative to the project directory. I normally use relative paths to allow the project to be copied by simply copying the entire directory structure containing it. Normally I have a container directory with the project name, and under that I have directories for source, simulation, cores, and ISE. The ISE subdirectory is then the "project" directory as seen by the ISE navigator and all of its intermediate files are stored there, rather than polluting the source file structure. Then my sources will look like "../source/blah.v" It seems that the current state of the paths toggle will affect the way paths are stored in the ISE project file. So I make sure that the paths are relative before closing the project. -- Gabor -- Gabor |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4929
评论
淘帖
385
