1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在使用Xilinx ISE 14.2
在命令行上执行的所有操作。 XST和build运行良好。 然后我尝试使用以下map选项进行映射: map -p xc7v585t-ffg1761-1(为简洁起见,我删除了其余的命令选项) 并看到以下错误: 错误:安全性:12 - 没有'xc7v585t'功能版本2012.07可用(-15),因此可能不会使用'WebPack'。 我尝试将部件的语法更改为: map -p 7v585t-ffg1761-1 但我仍然看到同样的错误。 我使用partgen来确定正确的部分语法,看起来没问题。 有什么建议么? 以上来自于谷歌翻译 以下为原文 I'm using Xilinx ISE 14.2 Everything executed on the command line. XST and build run fine. Then I attempt map using the following map option: map -p xc7v585t-ffg1761-1 (I've removed the rest of the command options for brevity) and see the following error: ERROR:Security:12 - No 'xc7v585t' feature version 2012.07 was available (-15), so 'WebPack' may not be used. I tried changing the syntax of the part to: map -p 7v585t-ffg1761-1 but I still see the same error. I used partgen to determine the correct part syntax and it seems ok. Any suggestions? |
|
相关推荐
1个回答
|
|
嗨,
这看起来像许可证问题,并且未正确设置许可证路径。 许可证检查在Map中完成,因此综合没有任何问题。 您使用的是webpack许可证吗? 使用Webpack许可证不支持Virtex 7设备。 如果您使用的是webpack以外的许可证,请确保将许可证enivronmental变量点设置为许可证文件 例: XILINXD_LICENSE_FILE = C:。Xilinx Xilinx.lic -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- -------------- 以上来自于谷歌翻译 以下为原文 Hi, This looks like a license issue and the license paths are not set properly. The license check is done in Map ,so the synthesis doesn't have any problem. Are you using a webpack license? Virtex 7 devices are not supported using Webpack license. If you are using license other than webpack , make sure you set the license enivronmental variable point to the license file example: XILINXD_LICENSE_FILE = C:.XilinxXilinx.lic --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1172浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 17:08 , Processed in 1.362847 second(s), Total 75, Slave 59 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号