完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
由于未连接的Chipscope信号，我在PlanAhead 14.7中收到以下错误： 错误：[Chipscope 16-30]调试端口'cs_ila_0 / DATA'上有5个未连接的通道。 这可能会在实施期间导致错误。 我正在使用TCL脚本构建我的项目，并希望找到一种方法来解决此错误，而无需手动从Chipscope核心中删除未连接的信号。 TCL是否支持类似于PlanAhead GUI的“删除未连接的调试端口和通道”？或者，有没有办法告诉工具将此错误降级为警告并继续构建，即使有一些未连接的Chipscope通道？ 感谢您提供任何帮助/信息。 戴夫 以上来自于谷歌翻译 以下为原文 Hi, I'm getting the following error in PlanAhead 14.7 due to unconnected Chipscope signals: ERROR: [Chipscope 16-30] There are 5 unconnected channels on debug port 'cs_ila_0/DATA'. This may cause errors during implementation. I am building my project using a TCL script and would like to find a way to resolve this error without manually removing the unconnected signals from the Chipscope core. Does TCL support something similar to the PlanAhead GUI's "Remove Unconnected Debug Ports and Channels" ? Or, is there a way to tell the tool to demote this ERROR to a WARNING and continue building even though there will be some unconnected Chipscope channels? Thank you for any help/info. Dave 
0
|
|
相关推荐
4个回答
|
|
|
嗨，这个主题可以帮助您解决问题.http：//forums.xilinx.com/t5/Design-Planning/Chipscope-16-30-unconnected-channels-on-debug-port/td-p/416937
谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, This thread may help you solving your issue. http://forums.xilinx.com/t5/Design-Planning/Chipscope-16-30-unconnected-channels-on-debug-port/td-p/416937Thanks,Vijay -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
|
是的，谢谢，我看过那个帖子。
它描述了如何使用PlanAhead GUI的“删除未连接的调试端口和通道”来解决此问题。 我想做这个确切的操作，但使用TCL而不是GUI。 你知道这是否可行？ 以上来自于谷歌翻译 以下为原文 Yes, thanks, I had seen that post. It describes how to resolve this issue using the PlanAhead GUI's "Remove Unconnected Debug Ports and Channels". I want to do this exact operation but using TCL instead of the GUI. Do you know if this is possible? |
|
|
|
|
|
在GUI中执行操作时，您可能会在Tcl控制台中观察到相同的Tcl命令。
-------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 When you performed the operation in GUI, you may observe equivalent Tcl commands in Tcl Console. ------------------------------------------------------------------------- Don't forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
|
|
在“删除未连接的调试端口和通道”操作期间发出的唯一TCL命令会调整端口的宽度。
没有显示任何实际将通过频道列表，删除未连接的频道并相应地移动剩余的频道号。 而不是试图删除未连接的通道，任何人都可以推荐一种方法将错误降级为警告，以便构建过程可以继续吗？ 再次感谢。 以上来自于谷歌翻译 以下为原文 The only TCL command that's issued during the "Remove Unconnected Debug Ports and Channels" operation resizes the width of the port. Nothing is shown that would actually go through the list of channels, remove the unconnected ones and shift the remaining channel numbers accordingly. Instead of trying to remove the unconnected channels, can anyone recommend a way to demote the error down to a warning so that the build process can continue? Thanks again. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1147浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2862
评论
淘帖
17728
