1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我现在正在学习如何使用Vivado。 现在我在Vivado中“实现”并点击“Open Implementation Design”后获得一个网表。 这是我的网表图片。 我可以知道ZYNQ芯片上的确切区域(用白色箭头标记)吗? 我怎样才能找到它? 这对我来说非常重要。 谢谢! 以上来自于谷歌翻译 以下为原文 Hello, I am now learning how to use Vivado. Now I get a netlist after "implementation" in Vivado and clicking "Open Implementation Design". Here is my netlist image. Can I know the exact region (marked by white arrow) on the ZYNQ chip? And how can I pinpoint it? It is very important for me. Thanks! |
|
相关推荐
1个回答
|
|
C,
为什么? 我们不会共享此类信息,因为它是专有的。 平面图是动画片,没有实际依据。 如果需要此类信息,您必须与您的工厂Xilinx FAE合作。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 c, Why? We do not share such information as it is proprietary. The floorplan image is a cartoon, and has no basis in reality. If such information is necessary, you must work with your factory Xilinx FAE. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1167浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 12:34 , Processed in 1.308577 second(s), Total 76, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号