完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
6271
|
嗨，
我在设计中使用了BUFMR。但它报告了以下错误： 34612 Unroutable connection类型：34613 ---------------------------- 34614类型1：BUFMRCE.O-> GTXE2_CHANNEL.TXUSRCLK34615 ---- -Num开放网：834617 ----- BUFMRCE_X1Y5.O - > GTXE2_CHANNEL_X0Y4.TXUSRCLK u_FPGA_display / u_DP_sor1 / u_dp_phy / inst / dp_phy_i / gt0_dp_phy_i / gtxe2_i / TXUSRCLK34619类型2：BUFMRCE.O-> GTXE2_CHANNEL.TXUSRCLK234620 ----- Num Open网：834622 ----- BUFMRCE_X1Y5.O - > GTXE2_CHANNEL_X0Y4.TXUSRCLK2 34624类型3：BUFMRCE.O-> IN_FIFO.RDCLK34625 ----- Num Open网：234627 ----- BUFMRCE_X1Y5.O - > IN_FIFO_X1Y47.RDCLK34629类型4：BUFMRCE.O-> SLICEM.CLK34630 ---- -Num Open nets：3434632 ----- BUFMRCE_X1Y5.O - > SLICE_X512Y44.CLK34634类型5：BUFMRCE.O-> SLICEL.CLK34635 ----- Num Open网：5934637 ----- BUFMRCE_X1Y5.O - > SLICE_X513Y48.CLK 我检查了ug472，发现： 当在同一时钟区域和上下区域使用时，BUFMR驱动：•BUFIO•BUFR。 因此，我可以在BUFMR之后在不同区域添加一些BUFR来解决这个问题吗？因为我想在这里保存BUFG。 以上来自于谷歌翻译 以下为原文 Hi, I used a BUFMR in my design.But it report the following errors: 34612 Unroutable connection Types: 34613 ---------------------------- 34614 Type 1 : BUFMRCE.O->GTXE2_CHANNEL.TXUSRCLK 34615 -----Num Open nets: 8 34617 -----BUFMRCE_X1Y5.O -> GTXE2_CHANNEL_X0Y4.TXUSRCLK u_fpga_display/u_DP_sor1/u_dp_phy/inst/dp_phy_i/gt0_dp_phy_i/gtxe2_i/TXUSRCLK 34619 Type 2 : BUFMRCE.O->GTXE2_CHANNEL.TXUSRCLK2 34620 -----Num Open nets: 8 34622 -----BUFMRCE_X1Y5.O -> GTXE2_CHANNEL_X0Y4.TXUSRCLK2 34624 Type 3 : BUFMRCE.O->IN_FIFO.RDCLK 34625 -----Num Open nets: 2 34627 -----BUFMRCE_X1Y5.O -> IN_FIFO_X1Y47.RDCLK 34629 Type 4 : BUFMRCE.O->SLICEM.CLK 34630 -----Num Open nets: 34 34632 -----BUFMRCE_X1Y5.O -> SLICE_X512Y44.CLK 34634 Type 5 : BUFMRCE.O->SLICEL.CLK 34635 -----Num Open nets: 59 34637 -----BUFMRCE_X1Y5.O -> SLICE_X513Y48.CLK I checked the ug472 and found : When used within the same clock region and the clock regions above and below, BUFMRs drive: • BUFIOs • BUFRs. So can I add some BUFRs in different region after the BUFMR to resovle this issue?Because I want to save BUFG here. 
0
|
|
相关推荐
11个回答
|
|
|
每个时钟区域都需要一个BUFR。
如果其中一个BUFR与BUFMR位于同一时钟区域，则Phaser站点必须可用作路由。 布雷特 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 You will need a BUFR for each clock region. If one of the BUFRs is in the same clock region as the BUFMR, a Phaser site must be available as a route-thru. Bret View solution in original post |
|
|
|
|
|
|
|
|
|
|
|
嗨，
谢谢。 但是如果我需要从一个BUFMR驱动三个相邻的时钟区域。需要我实例三个BUFR或它会自动从一个BUFR复制吗？ 以上来自于谷歌翻译 以下为原文 Hi, Thanks. But if I need to drive three adjacent clock region from one BUFMR.Need I instance three BUFRs or it will replicate from one BUFR automatically? |
|
|
|
|
|
每个时钟区域都需要一个BUFR。
如果其中一个BUFR与BUFMR位于同一时钟区域，则Phaser站点必须可用作路由。 布雷特 以上来自于谷歌翻译 以下为原文 You will need a BUFR for each clock region. If one of the BUFRs is in the same clock region as the BUFMR, a Phaser site must be available as a route-thru. Bret |
|
|
|
|
|
嗨，
你是什么意思“一个Phaser站点必须作为路由可用”？ 以上来自于谷歌翻译 以下为原文 Hi, What do you mean by "a Phaser site must be available as a route-thru"? |
|
|
|
|
|
嗨，
请检查这些链接 http://forums.xilinx.com/t5/Connectivity/error-Place-1398-A-clock-IOB-BUFGCTRL-clock-component-pair-have/td-p/402639 http://forums.xilinx.com/t5/Implementation/Connecting-BUFMR-to-BUFR-through-PHASER-IN-PHY/m-p/458402#M9026 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 以上来自于谷歌翻译 以下为原文 Hi, Please check these links http://forums.xilinx.com/t5/Connectivity/error-Place-1398-A-clock-IOB-BUFGCTRL-clock-component-pair-have/td-p/402639 http://forums.xilinx.com/t5/Implementation/Connecting-BUFMR-to-BUFR-through-PHASER-IN-PHY/m-p/458402#M9026 Regards, Vanitha --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented |
|
|
|
|
|
谢谢。
似乎Phaser是由工具自动实例化的，所以我不需要在我的代码中使用它。这是对的吗？ 以上来自于谷歌翻译 以下为原文 Thanks. It seems that the Phaser is automatically instanced by tool so that I need not to wirte it in my code.Is that right? |
|
|
|
|
|
嗨，
你不需要实例化它。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, You need not instantiate it. Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
|
|
|
|
|
|
没有涉及Phaser实例。
route-thru使用没有实例（单元格）的站点。 布雷特 以上来自于谷歌翻译 以下为原文 There is no Phaser instance involved. A route-thru uses the site without an instance (cell). Bret |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1159浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1874
