1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我的项目在ISE中运作良好。 当我使用PlanAhead时,会收到这些错误 [NgdBuild 604]无法解析类型为“dcm_fixed”的逻辑块“Inst_SysCon / Inst_dcm_fixed”。 引脚名称拼写错误可能导致此问题,缺少edif或ngc文件,块名称与edif或ngc文件名之间的大小写不匹配,或者类型名称的拼写错误。 目标'spartan6'不支持符号'dcm_fixed'。 [NgdBuild 604]无法解析类型为“dcm_recfg”的逻辑块“Inst_SysCon / Inst_dcm_recfg”。 引脚名称拼写错误可能导致此问题,缺少edif或ngc文件,块名称与edif或ngc文件名之间的大小写不匹配,或者类型名称的拼写错误。 目标'spartan6'不支持符号'dcm_recfg'。 dcm_fixed和dcm_recfg是我的项目中添加的两个IP内核。 这些错误是因为我使用了那些IP核(其他IP核没有错误? 或者我需要修复ngc文件? 以上来自于谷歌翻译 以下为原文 Hi, My project worked well in ISE. When I use PlanAhead, and get these errors [NgdBuild 604] logical block 'Inst_SysCon/Inst_dcm_fixed' with type 'dcm_fixed' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'dcm_fixed' is not supported in target 'spartan6'. [NgdBuild 604] logical block 'Inst_SysCon/Inst_dcm_recfg' with type 'dcm_recfg' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'dcm_recfg' is not supported in target 'spartan6'. The dcm_fixed, and dcm_recfg are two IP cores which add in my project. Are these errors because I used those IP cores ( no errors for other IP cores? Or I need to fixed ngc file? |
|
相关推荐
1个回答
|
|
当工具无法找到子模块(通常是IP内核)的网表时,会发生此错误。
您可以将两个NGC文件添加到PlanAhead项目,也可以在Ngdbuild的More Option字段中指定“-sd”。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 This error typicall occurs when the tool is unable to find the netlist for a submodule (usually IP core). You can either add the two NGC files to PlanAhead project, or specify "-sd ------------------------------------------------------------------------- Don't forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1150浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 20:50 , Processed in 1.426574 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号