1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好。
在ISE PAR设备利用率报告中,给出了“完全使用的LUT-FF对的数量”及其比率。图片是我的设计PAR报告的一部分。更大的“全部使用的LUT-FF对”比率意味着 “好”的设计? 另外,我想知道PAR报告中的“占用切片数量”与完全使用的LUT-FF对之间是否存在任何关系。例如,有两种设计使用相同数量的LUT和FF(以及其他资源) ),是否具有较大的完全使用LUT-FF比率较小的“占用切片数量”? 谢谢, 凯文 以上来自于谷歌翻译 以下为原文 Hello,everyone. In the ISE PAR device utilization report,the ”number of fully-used LUT-FF pairs”and its ratio is given.The picture is part of my design PAR report. Is larger " fully-used LUT-FF pairs "ratio means a “good” design? Also,I wonder if there is any relationship between the “number of occupied slice” in the PAR report and the ratio of fully used LUT-FF pairs.For example,there are two designs used same amount of LUT and FF(and other resource),is the one with larger fully used LUT-FF ratio has smaller “number of occupied slices”? Thanks, Kevin |
|
相关推荐
1个回答
|
|
@ keivnlee_1002,
检查以下论坛帖子,其中包含Avrum的goodUtilization报告说明。 这适用于Vivado,但同样适用于ISE: https://forums.xilinx.com/t5/Implementation/Vivado-utilization-report/td-p/317517 还检查一下: https://forums.xilinx.com/t5/Welcome-Join/What-is-fully-utilised-LUT-FF-pairs/td-p/398823 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @keivnlee_1002, Check the following forum thread which has good Utilization report explanation by Avrum. This is for Vivado but same is applicable for ISE: https://forums.xilinx.com/t5/Implementation/Vivado-utilization-report/td-p/317517 Also check this: https://forums.xilinx.com/t5/Welcome-Join/What-is-fully-utilised-LUT-FF-pairs/td-p/398823 --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1122浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 21:42 , Processed in 1.239980 second(s), Total 76, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号