1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好,
我有一个问题:如果我删除I / O缓冲区(在Process Properties - Xilinx特定选项上),那么我就无法翻译我的设计。 从.ucf文件中,它说我找不到一些I / O. 你们能给我一些建议吗? 提前致谢 以上来自于谷歌翻译 以下为原文 Hi everyone, I have a problem that is: if I remove I/O buffers (on Process Properties - Xilinx Specific Options), then I cannot Translate my design. From the .ucf file, it says some of my I/O is not found. Can you guys give my some advice Thanks in advance |
|
相关推荐
1个回答
|
|
我希望我理解你的问题,但我的第一印象是你已经在UCF文件中分配了一些带有你设计I / O端口的引脚。
但是在您的设计中,您已经删除了I / O缓冲区,因此这些端口不再连接到任何逻辑。 可能会发生合成工具移除未连接的信号。 我希望您澄清有关您的UCF PIN分配和设计I / O端口的更多信息。 以上来自于谷歌翻译 以下为原文 I hope I understand your question right, but my first impression would be that you have assigned some pins in UCF files with I/O ports of your design. But in your design you have removed the I/O buffers so these ports are not connected any more to any logic. It can happen that the synthesis tool remove unconnected signals. I wish if you clarify more about your UCF PIN assignment and your design I/O ports. |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1158浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 05:12 , Processed in 1.217629 second(s), Total 43, Slave 37 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号