完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
- 工具：VIVADO 2017.1
- IP名称：AXI Quad SPI - 目标设备：Artix 7 - 消息：[放置30-73]寄存器'dsp / Load_Database / load_database_spi_interface / U0 / NO_DUAL_QUAD_MODE.QSPI_NORMAL / IO0_I_REG'的约束无效。 它具有属性IOB = TRUE，但它不是由任何IO元素驱动或驱动的。 我将“AXI Quad SPI”的xilinx IP用于FPGA和MPU之间的接口。 在实施过程中，即使在我将IO0_I_REG更改为“TRUE”之后，每次都会发生批评性消息[Place 30-73]。 我怎么解决这个问题？ 谢谢。 以上来自于谷歌翻译 以下为原文 - Tool : VIVADO 2017.1 - IP Name : AXI Quad SPI - Target Device : Artix 7 - Message : [Place 30-73] Invalid constraint on register 'dsp/Load_Database/load_database_spi_interface/U0/NO_DUAL_QUAD_MODE.QSPI_NORMAL/IO0_I_REG'. It has the property IOB=TRUE, but it is not driving or driven by any IO element. I made a use of the xilinx IP of "AXI Quad SPI" for the interface between FPGA and MPU. During the implementation process, the critial message [Place 30-73] occurs every time even after I changed the IO0_I_REG to "TRUE". How can I solve this problem? Thank you. 
0
|
|
相关推荐
3个回答
|
|
|
@ swseo83IO0是MOSI（IIRC），所以从技术上讲，你可以将其短接到IO0_O信号。
问题是IOB = TRUE因此将其设为false应该会使问题消失。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 @swseo83 IO0 is MOSI (IIRC) so technically you can just short it to IO0_O signal. The problem is that IOB=TRUE so making it false should make the problem go away too. - Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented.View solution in original post |
|
|
|
|
|
@ swseo83，
根据消息，打开合成设计并检查连接 DSP / Load_Database / load_database_spi_interface / U0 / NO_DUAL_QUAD_MODE.QSPI_NORMAL / IO0_I_REG 该寄存器应具有与IO元素的专用连接以遵守IOB属性。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @swseo83, As per the message, open the synthesized design and check the connections of dsp/Load_Database/load_database_spi_interface/U0/NO_DUAL_QUAD_MODE.QSPI_NORMAL/IO0_I_REG The register should have a dedicated connection to IO element to adhere to IOB property. --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
@ swseo83IO0是MOSI（IIRC），所以从技术上讲，你可以将其短接到IO0_O信号。
问题是IOB = TRUE因此将其设为false应该会使问题消失。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 @swseo83 IO0 is MOSI (IIRC) so technically you can just short it to IO0_O signal. The problem is that IOB=TRUE so making it false should make the problem go away too. - Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6980
评论
淘帖
1935
