1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
原本打算使用FPGA的PLL输出端口得到AD的输入时钟,但发现FPGA的时钟输出jitter过大(600ps),远大于得到优秀SNR所需的抖动水平
如图为AD9233的推荐的时钟输入方法: 由于不希望增加时钟管理芯片增加成本,可否直接使用低抖动的有源晶振 2v5/3v3的输出如图连接? 或者 ,可否直接使用LVPECL输出的有源晶振交流耦合至AD的时钟引脚? |
|
相关推荐
5个回答
|
|
您好,您的问题已经提交给ADI相关专家,将邀请专家尽快回答您的问题。谢谢!
|
|
|
|
|
|
|
|
您好。如果不改变频率,可以这么设计。请参考数据手册中,评估板的时钟设计部分
|
|
|
|
我看了下AD9515时钟芯片的spec,上面说的抖动特性是加性的,也就是说ad9515所产生的时钟抖动还是>=其时钟源的抖动?也就是说AD9515没有抖动消除的功能 |
|
|
|
YOYOOO 发表于 2018-11-2 08:25 您好!如果时钟输入,分频数为1时,输出的抖动时增加的,这种情况下抖动是增加了的。如果有分频的话,相位噪声减小20log(N),其中N为分频数,也还是需要考虑附加的抖动。一般内部有锁相环的时钟芯片,例如AD9516,是由频率合成的同时减小抖动。AD9515是一个分频和时钟分配,提供相应驱动的功能。 |
|
|
|
只有小组成员才能发言,加入小组>>
990 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1384 浏览 2 评论
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1938 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4269 浏览 2 评论
9060 浏览 1 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1520浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1692浏览 2评论
990浏览 2评论
1666浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1384浏览 2评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 20:56 , Processed in 1.102278 second(s), Total 84, Slave 68 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号