完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
20162
|
我有一个第三方IP corest的设计，最初是使用Xilinx ISE工具实现的。
但是，我正在使用Vivado 2015.4，它在实施过程中给了我DRC黑盒子错误。 即使在VIvado中创建ROM并用最新的IP替换旧IP，错误仍会继续。 它改变了： [DRC 23-20]规则违规（INBB-3）黑匣子实例 - 类型为'WJX_cs_top_inst / xLDPC_Decoder / swc_ldpc_dec_inst / U_LCD01GC / U_ROM / U_ROM01G0 / rom01g0'的单元'WJX_cs_top_inst / xLDPC_Decoder / swc_ldpc_dec_inst / U_LCD01GC / U_ROM / U_ROM01G0'未定义 内容并被视为黑匣子。 必须为opt_design定义此单元格的内容才能成功完成。 至 [DRC 23-20]规则违规（INBB-3）黑匣子实例 - 类型为'WJX_cs_top_inst / xLDPC_Decoder / swc_ldpc_dec_inst / U_LCD01GC / U_ROM / U_ROM01G0 / xil_defaultlib_rom01g0'的单元'WJX_cs_top_inst / xLDPC_Decoder / swc_ldpc_dec_inst / U_LCD01GC / U_ROM / U_ROM01G0'未定义 内容并被视为黑匣子。 必须为opt_design定义此单元格的内容才能成功完成。 任何帮助将不胜感激。 谢谢， 米拉 以上来自于谷歌翻译 以下为原文 I have a design with third party IP cores that were originally implemented using Xilinx ISE tool. However, I'm using Vivado 2015.4 and it is giving me DRC black box errors during implementation. Even after creating the ROMs in VIvado and replacing the old IPs with the latest IP, the errors continue. It changed from : [DRC 23-20] Rule violation (INBB-3) Black Box Instances - Cell 'WJX_cs_top_inst/xLDPC_Decoder/swc_ldpc_dec_inst/U_LCD01GC/U_ROM/U_ROM01G0' of type 'WJX_cs_top_inst/xLDPC_Decoder/swc_ldpc_dec_inst/U_LCD01GC/U_ROM/U_ROM01G0/rom01g0' has undefined contents and is considered a black box. The contents of this cell must be defined for opt_design to complete successfully. to [DRC 23-20] Rule violation (INBB-3) Black Box Instances - Cell 'WJX_cs_top_inst/xLDPC_Decoder/swc_ldpc_dec_inst/U_LCD01GC/U_ROM/U_ROM01G0' of type 'WJX_cs_top_inst/xLDPC_Decoder/swc_ldpc_dec_inst/U_LCD01GC/U_ROM/U_ROM01G0/xil_defaultlib_rom01g0' has undefined contents and is considered a black box. The contents of this cell must be defined for opt_design to complete successfully. Any help would be greatly appreciated. Thanks, Meera 
0
|
|
相关推荐
2个回答
|
|
|
@ bmeera0，
在opt_design期间出现错误，这要求设计不应该有任何黑盒子。 您能否重新检查一下端口数和实例化名称在RTL中是否完全匹配？ 如果您正在运行OOC运行IP，您可以将其更改为全局并检查结果。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @bmeera0, The error is coming during opt_design which requires the design should not have any black box. Can you please recheck if the number of ports and instantiation name exactly matches in the RTL? Also if you are running OOC run for IP, can you change it to Global and check the result. --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
你好@ bmeera0。
这是NGC网表文件吗？ ISE中有对Vivado迁移方法指南（第9页）的建议可能有所帮助。 一个限制是Vivado不支持分层NGC文件。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_1/ug911-vivado-migration.pdf#page=9 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 Hi @bmeera0. Is this a NGC netlist file? There are suggestions in the ISE to Vivado Migration Methodology Guide on page 9 that might help. One limitation is that Vivado does not support hierarchical NGC files. http://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_1/ug911-vivado-migration.pdf#page=9 ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1122浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
8838
