完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我使用Windows 7 X64位戴尔桌面和我下载ISE 11.1 Webpack它工作正常，我能够正确实现它，但当我模拟它（使用ISIM）我收到错误说
警告：找到了WEBPACK许可证。 警告：请使用Xilinx许可证配置管理器查看完整的ISim许可证。 警告：ISim将以精简模式运行。 有关Lite和完整版之间差异的更多信息，请参阅ISim文档。 这是ISim的Lite版本。 时间分辨率为1 ps 模拟器正在进行电路初始化过程。 完成电路初始化过程。 在0 ps，Instance / counter_tb / U_counter /：警告：在算术操作数中有一个'U'|'X'|'W'|'Z'|' - '，结果将是'X'（es） 。 在30 ns：错误：案例1失败 在40 ns：错误：案例2失败 在50 ns：错误：案例3失败 在60 ns：错误：案例4失败 在90 ns：错误：案例5失败 ISIM> 以上来自于谷歌翻译 以下为原文 Iam using windows 7 X64 bit dell desktop and i downloaded ISE 11.1 Webpack it worked fine and i am able to implent it properly but when i was simulating it (using ISIM) iam getting error saying that WARNING: A WEBPACK license was found. WARNING: Please use Xilinx License Configuration Manager to check out a full ISim license. WARNING: ISim will run in Lite mode. Please refer to the ISim documentation for more information on the differences between the Lite and the Full version. This is a Lite version of ISim. Time resolution is 1 ps Simulator is doing circuit initialization process. Finished circuit initialization process. at 0 ps, Instance /counter_tb/U_counter/ : Warning: There is an 'U'|'X'|'W'|'Z'|'-' in an arithmetic operand, the result will be 'X'(es). at 30 ns: Error: Failed case 1 at 40 ns: Error: Failed case 2 at 50 ns: Error: Failed case 3 at 60 ns: Error: Failed case 4 at 90 ns: Error: Failed case 5 ISim> 
0
|
|
相关推荐
4个回答
|
|
|
在这种情况下，听起来你的代码存在问题。
您可能应该在Simulation and Verification板上询问这个问题：http：//forums.xilinx.com/xlnx/board？board.id = SIMANDVERIBD 它可能有助于查看您正在模拟的代码。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 In that case it sounds like there's an issue with your code. You should probably ask about this on the Simulation and Verification board : http://forums.xilinx.com/xlnx/board?board.id=SIMANDVERIBD It would likely help to see what code you're simulating as well. View solution in original post |
|
|
|
|
|
您是否可以使用ISIM（文件 - >打开示例）成功模拟示例设计？
以上来自于谷歌翻译 以下为原文 Can you successfully simulate an example design with ISIM (File -> Open Example)? |
|
|
|
|
|
|
|
|
|
|
|
在这种情况下，听起来你的代码存在问题。
您可能应该在Simulation and Verification板上询问这个问题：http：//forums.xilinx.com/xlnx/board？board.id = SIMANDVERIBD 它可能有助于查看您正在模拟的代码。 以上来自于谷歌翻译 以下为原文 In that case it sounds like there's an issue with your code. You should probably ask about this on the Simulation and Verification board : http://forums.xilinx.com/xlnx/board?board.id=SIMANDVERIBD It would likely help to see what code you're simulating as well. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1123浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3763
评论
淘帖
2308
