2283 浏览7 评论
2694 浏览4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2178 浏览9 评论
3255 浏览0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2322 浏览15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
587浏览1评论
1650浏览1评论
150浏览1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2303浏览0评论
620浏览0评论