完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
在64位版本的Ubuntu 10.04（LTS）上启动PlanAhead 13.2时，收到以下错误消息：
[：43：GNU / Linux：意外的运算符/ opt / Xilinx / 13.2 / ISE_DS / PlanAhead / bin / rdiArgs.sh:15：语法错误：“（”意外 有谁知道如何解决这一问题？ 其他所有东西（ISE和命令行工具）似乎在该平台上运行良好（我知道，它不受官方支持）。 谢谢， 盖伊。 以上来自于谷歌翻译 以下为原文 When starting PlanAhead 13.2 on the 64-bit version of Ubuntu 10.04 (LTS), I get the following error message: [: 43: GNU/Linux: unexpected operator /opt/Xilinx/13.2/ISE_DS/PlanAhead/bin/rdiArgs.sh: 15: Syntax error: "(" unexpected Does anyone know how to fix this? Everything else (ISE & command-line tools) seems to be working fine on that platform (which, I know, is not officially supported). Thanks, Guy. 
0
|
|
相关推荐
5个回答
|
|
|
我有同样的问题。
但我在这里找到了一个有效的方法 在目录/opt/Xilinx/13.2/ISE_DS/PlanAhead/bin中，将所有bash脚本的第一行（＃！/ bin / sh）更改为＃！/ bin / bash。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 I had the same problem. But I found a working solution here In the directory /opt/Xilinx/13.2/ISE_DS/PlanAhead/bin change the first line (#!/bin/sh) to #!/bin/bash for all bash-scripts. View solution in original post |
|
|
|
|
|
我有同样的问题。
但我在这里找到了一个有效的方法 在目录/opt/Xilinx/13.2/ISE_DS/PlanAhead/bin中，将所有bash脚本的第一行（＃！/ bin / sh）更改为＃！/ bin / bash。 以上来自于谷歌翻译 以下为原文 I had the same problem. But I found a working solution here In the directory /opt/Xilinx/13.2/ISE_DS/PlanAhead/bin change the first line (#!/bin/sh) to #!/bin/bash for all bash-scripts. |
|
|
|
|
|
|
|
|
|
|
|
等等......所以你改变那条线后怎么重新编译？
谢谢 以上来自于谷歌翻译 以下为原文 wait...so how do you recompile everything after you've changed that line? thanks |
|
|
|
|
|
亲爱的土豆，
它们是脚本。 您不需要（重新）编译脚本。 相反，你应该抨击自己。 此致， Dogbert ------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 Dear Potato, They are scripts. You do not need to (re)compile scripts. Instead, you should bash yourself. Yours, Dogbert ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1159浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1594
评论
淘帖
825
