克服USB 3.0挑战:智能设计确保高速信号的完整性

电子

对于设计工程师而言，后向兼容的超快数据链路的严格技术规范可能使其面临严峻的挑战。Alexander在此介绍了一种克服这些挑战的方法。

期待甚久的计算机与消费类电子行业的融合现已到来。随着有越来越多的消费者开始使用大型数字音乐库、数字图像文件和高清视频，我们看到新一代技术标准应运而生。其中的一个标准就是通用串行总线（USB）3.0规范——具备接近5 GBps的SuperSpeed数据传输速率。

在2011年美国国际消费类电子产品展览会上，USB应用者论坛公布已有165种 USB 3.0设备获得认证，是去年获得认证设备数量的十倍。市场调查公司InStat预计，到2013年，SuperSpeed USB设备的出货量将达到十亿件（占整个USB市场的25%）。

USB演进
1996年推出的通用串行总线（USB）在低速（LS）和全速（FS）模式下，数据传输速率分别为1.5 Mbps和12 Mbps。2000年，USB 2.0增加了高速（HS）模式，数据传输速率达到480 Mbps，并向下兼容低速和全速模式。

2008年11月公布的USB 3.0规范支持USB 2.0的所有模式（HS、FS、LS）和全新的SuperSpeed 5 Gbps数据链路。SuperSpeed链路采用单独的差分数据线进行下载（主机=>设备，称为发射方向）和接收方向的上传（设备=>主机）。参见图1。

[图1 | USB3.0 ——物理链路包括主机和设备侧的ESD防护]

为同时支持USB2.0功能和新的SuperSpeed模式，电缆必须采用新的结构，以提供三条差分耦合信号线（TX+/Tx-、RX+/Rx-和D+/D-）以及Vcc线和GND线。高截止频率和相邻差分耦合线对之间不形成干扰是面临的另外一个挑战（图2a）。

为支持USB3.0电缆所包含的全部线路，设计人员需要一种全新的连接器形状。新的USB3.0连接器必须向下兼容USB2.0连接器。这些线路的紧密靠近很可能会导致主机和设备侧的SuperSpeed线路发生静电放电（ESD）冲击。

超高速数据传输系统也需要高度的信号完整性，尤其是在接收端。这对于实现低误码率十分重要（例如，USB3.0超高速典型误码率为10-12。）

在拥有无限带宽的完美系统中，信号完整性的测量眼图全开。在实际系统中，发送和接收阻抗以及发送侧和接收侧的所有寄生电容（存在于USB3.0收发器内部和/或PCB外部），限制了信号的上升/下降时间。不匹配的PCB线路、USB3.0连接器或其他并联电容器等，均会造成外部寄生电容。还必须考虑到USB3.0电缆的低通频率响应。为抵消高频内容的衰减，可在发送侧和接收侧利用专用均衡器改变信号。

SuperSpeed链路和USB2.0传输链路采用了差分耦合90欧姆线路。链路内部的阻抗不匹配造成的信号反射会降低信号完整性。为避免出现这种情况，包括USB3.0电缆在内的整个布局设计，应当实现90欧姆差分阻抗匹配。

为尽量降低“损害斜率”，并且匹配电气延迟，所有差分耦合线路均必须为相同的长度（包括USB 3.0电缆的线路）。高损害斜率会导致共模信号生成，从而影响EMI测试，并且会影响信号的完整性。阻抗匹配适当的布局设计能避免这些问题。

USB3.0 SuperSpeed链路和USB2.0链路的布局注意事项

在整个USB3.0链路的布局设计中，应主要考虑下列因素：

• 所有PCB线路和互连电缆均采用完全阻抗匹配的90欧姆差分设计方案。
• 必须最大限度地减少非差分耦合线路，非差分耦合线路会严重影响眼图开度。
• 差分线路的理想线路宽度为0.3毫米，线路间隔为0.2毫米，这可确保最低的损耗和用于PCB制造的足够坚固性。介电高度为0.2毫米（假设FR4，且er=4）。
• 差分耦合链路的正电和负电线路（包括USB3.0电缆）之间的延迟（线路长度）完全相同，可最大限度地降低损害斜率。

USB3.0的ESD防护
SuperSpeed USB的基本工作频率高达2.5GHz。为实现很高的信号完整性，数据信号的上升和下降时间必须非常短。对第3谐波或第5谐波的处理，不应发生明显衰减。这些只能通过利用寄生效应最小、半导体开关速度最快的尖端半导体工艺才能实现。这种微型化半导体结构的缺点是对ESD冲击造成的过压的耐受能力降低。采用片上ESD防护装置，会引起寄生效应（寄生电容），并需要占用很大的片上空间，永远无法达到系统级ESD防护性能。

一种十分经济高效的方法是同时采用内置的ESD防护结构（集成至USB3.0收发器）和提供PCB外部ESD防护的强健的大电流应用电路。内置的ESD防护结构旨在提供器件级保护（例如，遵守HBM JEDEC JESD 22-A115的要求）。内置ESD防护对在开发、生产和电路板装配过程中的器件处理很重要。外置ESD防护装置提供系统级ESD防护，例如满足IEC61000-4-2标准要求。

为提供适当的USB3.0系统级ESD防护，ESD防护器件（TVS二极管）必须能够处理大部分ESD电流，并使箝位电压保持在尽可能低的水平。后面器件的残留ESD应力必须位于该器件规定的限值范围内。

相关TVS二极管的特性是：
• 最低的通态电阻（Rdynamic）
• 应用量身定制的最低击穿电压

根据经验，可以计算出箝位电压（无负阻效应）：
可根据传输线路脉冲（TLP）测定值，推导出动态电阻（图2）。

[图2 |专为USB3.0SuperSpeed提供ESD防护而定制的英飞凌ESD3V3U4UL TVS二极管的TLP测定结果]

为确保应用的安全，击穿电压必须与所保护的线路上的最高信号电平相一致。最低的动态电阻结合最优击穿电压，可最大限度地减小IC上的残留ESD应力。

为满足USB3.0 SuperSpeed链路ESD防护的各种要求，英飞凌专为该应用定制了一种动态电阻仅为0.2欧姆（典型值）、最高反向工作电压为3.3V（击穿电压：最低5V）的TVS二极管（ESD3V3U4ULC）。

16A ESD冲击的箝位电压为9V，这在当今市场上的同类产品中堪称佼佼者。二极管电容（二极管VS接地）的典型值为0.4pF。在无任何退化情况下，ESD处理能力超过20kV。按照IEC61000-4-2标准，所用16A TLP测试脉冲非常适合8KV接触ESD冲击，在30ns点上提供了16A的ESD电流。

为完成系统设计，需采用单独的TVS二极管保护另外的USB2.0链路。这些二极管必须提供稍高一些的反向工作电压/击穿电压，方可支持全速和低速模式。英飞凌ESD5V3U1U和ESD5V3U2U系列可提供最低5.3V的反向工作电压（击穿电压最低6V）和典型值为0.4pF的二极管电容。

模拟结果
分别在带ESD防护和未带ESD防护的情况下，按照上述的规范和布局规则，对图1所示的整个USB3.0 SuperSpeed链路执行了信号完整性模拟。规定最长USB3.0电缆长度为3米。TVS二极管可安装在主机侧和设备侧。

在对整条USB3.0 SuperSpeed链路执行的信号完整性模拟中，按照USB3.0符合性测试标准参数，实现了发送侧信号去加重和接收端均衡化，并分析了经接收端均衡器处理之后的超高速信号的眼图。模拟所用误码率为106。根据模拟结果，推导出误码率为1012时的眼图开度。分别在未带TVS二极管（红色轮廓线）和带有TVS二极管（蓝色轮廓线）的情况下，计算出眼图的开度。

[图3 |在主机侧和设备侧带（蓝色）和未带（红色）TVS二极管的眼图]

虽然眼图开度会略微减小，但相比于USB3.0技术规范中规定的基准模式（红紫色轮廓线），仍大出许多。

小结
必须精心设计USB3.0链路，以实现最优系统级ESD防护性能和毫厘不差的信号完整性。为同时满足这两个要求，ESD防护器件必须具有卓越的ESD防护性能和很低的器件电容。采用“阵列”配置的英飞凌ESD3V3U4ULC，结合清楚明了的布局设计和高质量链路（USB3.0电缆），能够满足上述要求。

Alexander Glas是英飞凌射频与防护器件业务部门的一名高级工程师。20多年来，他曾先后在射频研发和技术推广等领域担任多个不同职位。Alexander拥有德国慕尼黑理工大学的电气工程学位。

英飞凌
www.infineon.com

文：Alexander Glas
本文联系人：Jimmy.lo@infineon.com

搜索历史

克服USB 3.0挑战:智能设计确保高速信号的完整性

相关推荐

精选推荐

最新话题

热门话题

创建小组步骤

站长推荐 /6