[问答]

ADAR7251配置问题

2058 寄存器 adar7251

问答对人有帮助，内容完整，我也想知道答案 0 在配置ADAR7251后，AD_fault=0，通过读取寄存器信息，总是提示Clock Loss Error，请问这是什么原因造成的。配置方式如下：时钟选取30MHz，采用master 串行工作模式 4'd0://CLOCK CONTROL REGISTER begin spi_addr<=16'h0000;//Uses the PLL output for the internal master clock, or bypasses the PLL spi_in<=16'h0001;//CLK_CTRL=1 end 4'd1://PLL DENOMINATOR REGISTER begin spi_addr<=16'h0001;//Sets the 16-bit denominator of the fractional part (M) spi_in<=16'h0064;////PLL_DEN=100 end 4'd2://PLL NUMERATOR REGISTER begin spi_addr<=16'h0002;//Sets the 16-bit numerator of the fractional part (N) spi_in<=16'h0054;//PLL_NUM==84 end 4'd3://PLL CONTROL REGISTER begin spi_addr<=16'h0003;//Sets the PLL mode, PLL enable, 4-bit integer multiplier (R), and 4-bit integer divider (X) spi_in<=16'h3813;//PLL_CTRL=0x3813 end 4'd4://POWER ENABLE REGISTER begin spi_addr<=16'h0042;//POWER_ENABLE spi_in<=16'h03FF;// end 4'd5://MASTER ENABLE SWITCH REGISTER begin spi_addr<=16'h0040;//Master Enable Switch. spi_in<=16'h0001;//MASTER_ENABLE=1 end 4'd6://SIGNAL PATH FOR ADC 1 THROUGH ADC 4 REGISTER begin spi_addr<=16'h0102;//LNA PGA EQ Path. spi_in<=16'h2222;//LNA PGA Path (Bypass EQ). end 4'd7://DECIMATOR RATE CONTROL REGISTER begin spi_addr<=16'h0140;//DECIM_RATE spi_in<=16'h0003;//0,1==not use;2=1.8MSPS;3=1.2MSPS;4=900KSPS;5=600KSPS;6=450KSPS;7=300KSPS; end 4'd8://HIGH PASS FILTER CONTROL REGISTER begin spi_addr<=16'h0141;//HIGH_PASS spi_in<=16'h0018; end 4'd9://SERIAL OUTPUT PORT CONTROL REGISTER begin spi_addr<=16'h01c0;//SERIAL_MODE spi_in<=16'h0040;//master end 4'd10://ADC DIGITAL OUTPUT MODE REGISTER begin spi_addr<=16'h01c2;//OUTPUT_MODE spi_in<=16'h0002;//CONV_START Function is Disabled end 4'd11://ADC TEST REGISTER begin spi_addr<=16'h0301;//ADC_SETTING1 spi_in<=16'h0304; end 4'd12://ADC TEST REGISTER begin spi_addr<=16'h0308;//ADC_SETTING2 spi_in<=16'h0000; end 4'd13://DIGITAL FILTER SYNC ENABLE REGISTER begin spi_addr<=16'h030e;//DEJITTER_WINDOW spi_in<=16'h0000;//Digital Filter Sync Disable end 4'd14:///CLOCK CONTROL REGISTER begin spi_addr<=16'h0000;//Uses the PLL output for the internal master clock, or bypasses the PLL spi_in<=16'h0000;//CLK_CTRL=0 end 0
2018-12-21 11:37:06　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 easonl 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答举报赵鑫相关推荐 • 请问ADAR7251在时序上如何实现雷达波形的采数 2221 • 请问ADAR7251能用来采样DC~900Khz的信号吗？ 2258 • ADAR7251可以用来采样DC~900Khz的信号吗？ 272 • ADAR7251输出端口电压异常是什么原因造成的？ 380 • 用多片ADAR7251进行数字波束合成，每片在一个单独的电路板上，请问要如何实现？ 690 • ADAR7251对FSK波形DAQ Serial Master数据有时为0是为什么？ 313 • 请问adar7251在时序上如何实现较好？ 265 • ADF5904输出的RX信号是非I/Q下变频信号，如果搭配ADAR7251 使用，请问是否可以直连？还是需要经过电路转换？ 2160 • ADAR7251寄存器配置之后没有数据输出 1950 • ADAR7251 对FSK波形 DAQ Serial Master数据有时为0，请问为什么？是不是输入信号太大引起的？ 1614 1个回答

答案对人有帮助，有参考价值 0 如果方便，使用示波器，将输入时序抓一下，同时对比一下 page10 的时序图，同时注意电平的匹配

2018-12-21 11:43:07 评论举报袁飞