完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
在TDD模式下，RX和TX通过引脚实时控制，切换延时最小多少时间，在发射时会对RX造成影响吗？比如功率过大使RX模拟部分坏掉？
我想实现发射和接收的精确控制怎么实现？ 
0
|
|
相关推荐
5个回答
|
|
|
TDD模式下，TX RX通道不会同时开启，所以不会对RX通道造成影响。切换时间大约为20us。
在不同状态下，寄存器对应的值会体现当前是在ALERT还是RX TX，可以通过访问寄存器来判断是否完成状态转换 |
|
|
|
|
|
用AD9361在FDD模式下做延时转发，（RX->TX）我修改了FPGA的逻辑将，RX的六根差分线输出连接到TX六根差分线的输出，ad9361的ADC采样时钟设置到122.88M，达到的最小延时为300ns左右，我想问一下，AD9361作数据转发最小延时是多少？还有什么方法可以降低延时？ |
|
|
|
|
|
你想做repeater之类的应用？没有链路群延时的相关数据，需要用户自测。另外，链路群延时主要的贡献在滤波器。包括TX模拟滤波器，RX模拟滤波器，TX FIR，RX FIR。通过增加模拟滤波器带宽可以降低该滤波器的群延时，但代价是对带外干扰信号滤除能力下降。通过降低TRX FIR的抽头数可以降低群延时，代价也是可能的带外抑制能力下降。你可以试试ADC clock=491.52M，DAC clock=245.76M，TRX FIR使能，接口速率都设置在30.72M时，延时性能。这样的配置，可以支持LTE20M的应用。 |
|
|
|
|
|
我尝试ADC clock=491.52M，DAC clock=245.76M，输出信号自激，将rx_data_delay调大也不好使，将ADC clock设置为245.76M正常工作。我正在尝试对RX、TX通路进行仿真，看看怎样设置滤波器合适。希望提出好的建议。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
990 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1384 浏览 2 评论
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1938 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4269 浏览 2 评论
9060 浏览 1 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1522浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1693浏览 2评论
992浏览 2评论
1668浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1387浏览 2评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6351
评论
淘帖
4203
