1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
用FPGA通过IIC总线配置ADV7391出色条测试画面,总是不成功。
配置信息如下: 地址 数据 备注ADIemployeeADIemployee 0x17 0x02 软件复位 0x00 0x1C 三路DAC开启 0x82 0xCB 像素数据有效。CVBS/Y-C(S视频)输出。SSAF PrPb滤波器使能。有效视频边沿控制使能。基底使能 0x84 0x40 SFL模式禁用,标清彩条禁用 0x02 0x24 YPrPb分量输出,黑条测试图案输出使能 上电先进行硬件复位,再配置ADV7391,ADV7391复位信号和IIC配置模块复位产生程序如下。
always@(posedge CLK_50M) if(cycle_cnt < 10000) cycle_cnt <= cycle_cnt + 32'd1; [size=13.3333px]ADV7391_RESET_N信号送给7391复位管脚,[size=13.3333px]IIC_RESET_N是IIC配置模块的复位信号,复位后对7391进行配置
程序下载进FPGA后,画面如下,基本上是黑屏@ |
|||
相关推荐
8个回答
|
|||
|
|
|
|
qinghong325 发表于 2019-1-2 19:47 谢谢啦。 |
|
|
|
建议您在写入寄存器后先用示波器测量一下ADV7391的输出?
您可以从软件和硬件两个方面检查起: 1)软件:回读相关的寄存器,看看您写入的值是否与回读的值一致? 3)硬件:RESET管脚确认拉高;EXT_LF管脚是否按照手册里建议的来连接的? |
|
|
|
yweyerwq 发表于 2019-1-2 20:21 真心多谢了。 我检查了硬件原理图EXT_LF是按手册里面推荐设计的。 RESET管脚拉低之后,需要持续多久才可以复位成功? |
|
|
|
|
|
|
|
reset管脚手册上是只要有高低电平转换就行了,我把reset信号拉低10个clock(50M时钟),后拉高。然后进行IIC配置。仍然不行。 |
|
|
|
好的,谢谢。我找时间把时序波形发给你。I2C初始化时7391器件响应是正常的,不过读取寄存器的数据与写入的不一样。 |
|
|
|
是说I2C的读写还是不能成功?请将完整的I2C读写时序用示波器采集下来,上传一下。
|
|
|
|
只有小组成员才能发言,加入小组>>
992 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1387 浏览 2 评论
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1939 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4270 浏览 2 评论
9062 浏览 1 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1522浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1694浏览 2评论
992浏览 2评论
1669浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1387浏览 2评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 08:13 , Processed in 0.995441 second(s), Total 90, Slave 74 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号