完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我有一个关于多个Xilinx芯片时钟的问题。
我正在审查另一位数字工程师的设计。 有多个机箱，每个机箱都有自己的Xilinx芯片（XC9500）。 一些Xilinx芯片正在与其他芯片进行交互。 但是，每个都是独立的时钟控制（通过一个移位变换器/电阻/电容电路）。 我对Xilinx还是比较新的。 我的直觉告诉我，这种配置（多个Xilinx芯片的独立时钟可以相互通信）并不好，但我希望验证。 谢谢。 以上来自于谷歌翻译 以下为原文 I had a question regarding the clocking of multiple Xilinx chips. I am reviewing a design by another digital engineer. There are multiple chassis, each with their own Xilinx chip (XC9500). Some of the Xilinx chips are interacting with certain others. However, each one is independently clocked (by a make-shift Inverter/Resistor/Capacitor circuit). I am still fairly new to Xilinx. My instinct is telling me that this configuration (independent clocks for multiple Xilinx chips that may communicate with each other) is no good, but I would appreciate verification. Thank you. 
0
|
|
相关推荐
3个回答
|
|
|
每个芯片中的时钟是否来自一个时钟源？
以上来自于谷歌翻译 以下为原文 Are the clock in each chip derived from one clock source? |
|
|
|
|
|
>>每个芯片中的时钟是否来自一个时钟源？
不是。数字电路板的设计方式，每个都有自己的隔离时钟源（电路板上的脏电压/电容/逆变电路）。 时钟信号从一个数字板到下一个数字板没有通信（因此，没有从一个Xilinx到下一个Xilinx的时钟信号通信）。 以上来自于谷歌翻译 以下为原文 >> Are the clock in each chip derived from one clock source? No. The way the digital boards were designed, each one has its own isolated clock source (the dirty res/cap/inverter circuit) on the board. There is no communication of the clock signal from one digital board to the next (hence, no communication of clock signal from one Xilinx to the next). |
|
|
|
|
|
mbentivegna写道：我有一个关于多个Xilinx芯片时钟的问题。
我正在审查另一位数字工程师的设计。 有多个机箱，每个机箱都有自己的Xilinx芯片（XC9500）。 一些Xilinx芯片正在与其他芯片进行交互。 但是，每个都是独立的时钟控制（通过一个移位变换器/电阻/电容电路）。 我对Xilinx还是比较新的。 我的直觉告诉我，这种配置（多个Xilinx芯片的独立时钟可以相互通信）并不好，但我希望验证。 谢谢。 我想这实际上取决于所有CPLD如何相互通信。 如果芯片每个都由一些高速时钟计时，但通信速度很低（如UART）那么它可能就好了。 现在那个逆变器/电阻/电容振荡电路？ 这让我担心。 -一个 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 mbentivegna wrote:I suppose it really depends on how all of the CPLDs are talking to each other. If the chips are each clocked by some high-speed clock but the communication is low speed (like a UART) then it's probably fine. Now that inverter/resistor/capacitor oscillator circuit? THAT worries me. -a ----------------------------Yes, I do this for a living. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1430浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1237
评论
淘帖
1131
