1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
喜
我想实现一个进行UART串行通信的状态机,我知道如何检测和传输每个位,但我的问题是如何生成115200波特率? 115200波特率等于产生一个115200赫兹的时钟,如果我有一个50兆赫的时钟我怎么得到115200赫兹,我需要将50 MHz除以434,这就足够了? 谢谢你的帮助 以上来自于谷歌翻译 以下为原文 hi, i want to implement a state machine that makes UART serial communication, i have an idea of how detect and transfer each bit, but my problem is how i can generate a 115200 baud rate?? 115200 baud rate is equal to generate a clock of 115200 Hz ??, if i have a 50 MHz clock how do i get 115200 Hz, i need to divide 50 MHz by 434, that is enough?? thanks for your help |
|
相关推荐
2个回答
|
|
嗨,
有关UART的更多信息,请参阅随附的文档。 第7页上有一些信息可能正是您要找的。 FPGA怪胎 UART_Manual.pdf 111 KB 以上来自于谷歌翻译 以下为原文 Hi, Please refer the attached document for more information on UART. There is some info on page 7 which may be what you are looking for. FPGA freak UART_Manual.pdf 111 KB |
|
|
|
pumaju1808写道:
喜 我想实现一个进行UART串行通信的状态机,我知道如何检测和传输每个位,但我的问题是如何生成115200波特率? 115200波特率等于产生一个115200赫兹的时钟,如果我有一个50兆赫的时钟我怎么得到115200赫兹,我需要将50 MHz除以434,这就足够了? 谢谢你的帮助 要获得115200 Hz时钟,将50 MHz除以适当的常数就足够了。 但是对于UART,通常接收输入信号被过采样 - 通常为16X。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 pumaju1808 wrote:To get a 115200 Hz clock, dividing the 50 MHz by an appropriate constant is enough. But with a UART, typically the receive input signal is oversampled -- 16X is common. ----------------------------Yes, I do this for a living. |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1157浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 00:33 , Processed in 1.577396 second(s), Total 48, Slave 42 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号