完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我想做多个FPGA的时钟同步，目前的想法是用一个FPGA的内部时钟，复制到外接IO口，接到另一个FPGA的外部时钟引脚，波形有较小的相移但是可以保证同步。想问一下可以复制多次，驱动多个FPGA的同步吗。对驱动能力有什么要求？其中每一个FPGA都用的是一个EP4CE的最小系统板。
0
已退回20积分
|
|
相关推荐
4个回答
|
|
|
输出到外接IO口，最好设置为专用时钟引脚，这个在芯片手册上可以查
|
|
|
|
|
|
|
|
|
2019-1-22 10:42:32
评论
|
|
|
驱动多少个都没多大关系，只要管脚够。可以通过DDIO控制输出延时。输出的频率多少呢？相位关系可以通过传递时间信息来计算延时补偿的，或者直接通过线路延时加进去就可以补偿了，只要控制要输入用专用时钟管脚，输出使用DDIO，其实延时很好控制的。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1583 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1082 浏览 0 评论
2657 浏览 1 评论
2347 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2620 浏览 0 评论
2052 浏览 55 评论
6048 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2131
淘帖
2880
赞
