完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
Iwant控制信号到PAD的延迟，信号由内部时钟uart_clk驱动。
uart_clk由外部时钟common_clk生成。 由于common_clk的频率太慢，因此无法使用DCM模块。 common_clock被计数器最简单地分成产生uart_clk。所以我把OUT AFTER禁止信号放到pad上，时钟只能参考common_clk，但在静态时序分析中说时钟common_clk与OFFSET = OUT 15 ns相关联 COMP“common_clk”; 不为任何已注册的输出组件计时。 在这种情况下，我如何控制信号延迟到PAD？ 以上来自于谷歌翻译 以下为原文 I want control the delay for the signal to PAD , the signal is driven by internal clock uart_clk . uart_clk is produced by extern clock common_clk. Because the frequence of the common_clk is too slow, so can not use DCM module. common_clock is divided by counter simplest to produce uart_clk.,so I put OUT AFTER contraint on signal to pad, the clock is only can be refered to common_clk,but in the static timing analyze say the clock common_clk associated with OFFSET = OUT 15 ns AFTER COMP "common_clk"; does not clock any registered output components. In this case, how I can do to control the delay for the signal to PAD? 
0
|
|
相关推荐
4个回答
|
|
|
我们没有严格要求信号延迟到垫，但我担心，如果我遇到这样的问题，将来，我该如何解决它。
这就是器件系列数据表的用途。 您的问题是用作计时参考的内容。 你在比较两个输出信号的相对时间吗？ 您是否将输出信号的时序与输入信号进行比较？ - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 we don't strictly request the signal delay to the pad, but I afraid that if I meet the question such as that in the future , how can i resolve it. That's what the device family datasheet is for. Your problem is what to use as a timing reference.
SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing.View solution in original post |
|
|
|
|
|
您使用的是哪个FPGA器件系列？
你要加多少延迟？ 这是一个定制的电路板设计吗？ 这是一个学校项目吗？ 设计中输入时钟和内部时钟的时钟频率是多少？ 您是否尝试将内部时钟输出到输出引脚？ - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 以上来自于谷歌翻译 以下为原文 Which FPGA device family are you using? How much delay do you want to add? Is this a custom board design? Is this a school project? What are the clock frequencies of the input clocks and the internal clocks in your design? Are you trying to output an internal clock to an output pin? -- Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
|
|
我使用的是旧系列FPGA XCV300（顶点）。
输入时钟20 MHZ，内部时钟2MHZ。 我没有将内部时钟插入输出引脚。 我们没有严格要求信号延迟到垫，但我担心，如果我遇到这样的问题，将来，我该如何解决它。 以上来自于谷歌翻译 以下为原文 I am using a old family FPGA XCV300 (vertex) . input clock 20 MHZ, internal clock 2MHZ. I don't put the internal clock to an out pin. we don't strictly request the signal delay to the pad, but I afraid that if I meet the question such as that in the future , how can i resolve it. |
|
|
|
|
|
我们没有严格要求信号延迟到垫，但我担心，如果我遇到这样的问题，将来，我该如何解决它。
这就是器件系列数据表的用途。 您的问题是用作计时参考的内容。 你在比较两个输出信号的相对时间吗？ 您是否将输出信号的时序与输入信号进行比较？ - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 以上来自于谷歌翻译 以下为原文 we don't strictly request the signal delay to the pad, but I afraid that if I meet the question such as that in the future , how can i resolve it. That's what the device family datasheet is for. Your problem is what to use as a timing reference.
SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1122浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1527
评论
淘帖
3559
