完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
你好朋友，
我正在编写一个uart代码，用于在verilog中传输。 我想从一个简单的加法器程序传输64位数据。 但是我只能传输11位。 为什么我无法传输所有64位数据？ 提前致谢。 以上来自于谷歌翻译 以下为原文 Hello friends, I am writing a uart code for transmission in verilog. I want to transmit 64bits of data from a simple adder program. However i can transmit only 11 bits. Why am i unable to transmit all 64bits of data? Thanks in advance. 
0
|
|
相关推荐
9个回答
|
|
|
嗨，
只是一个猜测： 你的第一位被卡在0而最后一位被卡在1，不是吗？ （Startbit，8个数据位，奇偶校验位，停止位= 11位，奇怪的巧合） 更多细节会有所帮助。 你做过一些模拟吗？ 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi, just a guess: Your first bit is stuck at 0 and the last one is stuck at 1, isn't it? (Startbit, 8 databits, paritybit, stopbit = 11 bits, strange coincidence) Some more details would be helpful. Have you done some simulations? Have a nice synthesis Eilert |
|
|
|
|
|
嗨，
感谢您的快速答复。 我附上了模拟图像。 最初我尝试16位，如示例所示。 请让我知道我哪里错了？ 提前致谢。 以上来自于谷歌翻译 以下为原文 Hi, Thank you for your quick reply. I have attached the simulation image. Initially I am trying for 16 bits as shown in example. Please let me know where am i going wrong? Thanks in advance. |
|
|
|
|
|
sumimandal085写道：
嗨， 感谢您的快速答复。 我附上了模拟图像。 最初我尝试16位，如示例所示。 请让我知道我哪里错了？ 提前致谢。 图像太小而无法使用，但在不知道细节的情况下，我猜你在将下一个字节加载到发送器之前不会等待每个字节移出。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sumimandal085 wrote:The image is too small to be of use, but without knowing the details, I'll guess that you're not waiting for each byte to be shifted out before loading the next byte into the transmitter. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
嗨，
你应该正确初始化你的测试平台，这样你就不会在开始时没有'U'信号。 也许使用重置输入是个好主意。 将负载输入拉低一段时间也可能有用。 然后就是这个CS计数向量。 （或者是状态向量（CS =当前状态） 这是十分谨慎的，甚至不会回归零。 那么应该怎样出现比标准8N1格式的UART位更多的东西。 也许您应该尝试更好地理解UART代码，以便适应您的需求。 你知道FSM是如何工作的吗？ 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi, you should properly initialize your testbench, so you hjave no 'U' signals in the beginning. Maybe using the reset input would be a good idea. Pulling the Load input low some time might be useful too. Then there's this CS counting Vector. (or is it a state vector(CS=Current state) It's conting decadic and not even going back to zero. So how should there come out more than the standard 8N1 formatted UART bits. Maybe you should try to understand the UART code better that you are going to adapt to your needs. Do you know how a FSM works? Have a nice synthesis Eilert |
|
|
|
|
|
嗨，
只是另一个问题： 你想创建一个16位（或更高64位）的UART， 或者你不想用标准的UART传输N字节（N = 2到8）的数据？ 我刚认出了“选择”信号。 您是否应该使用它从数据字中选择N个输入字节中的一个？ 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi, just another question: Do you want to create a 16 (or later64) bit UART, or do you wan't to transmit N Bytes (N=2 to 8) of data with a standard UART? I just recognized the "select" signal. Should you use this for selecting one of N input bytes from your dataword? Have a nice synthesis Eilert |
|
|
|
|
|
我想传输160位，所以我尝试8然后16和后来64,96,128,160。
以上来自于谷歌翻译 以下为原文 I want to transmit 160 bits, so i am trying for 8 then 16 and later 64,96,128,160. |
|
|
|
|
|
嗨，
你不明白问题的关键。 你想在一个（大）帧中传输2 ^ n位吗？ 要么 您想在m个8位帧中传输m个字节吗？ （保持在160位中等于20字节的中间位置。） 两种完全不同的方法！ 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi, you didn't understand the point of the question. Do you want to transmit 2^n Bits in one (big) frame? or Do you want to transmit m Bytes in m 8-Bit Frames? (Keep in mid that 160 Bits are eqal to 20 Bytes.) Two totally different approaches! Have a nice synthesis Eilert |
|
|
|
|
|
嗨，我想在m个32位帧中传输m个字节。
我想传输5个32位。 提前致谢 以上来自于谷歌翻译 以下为原文 Hi, I want to transmit m bytes in m 32-bit frames. I want to transmit 5 32-bits. Thanks in advance |
|
|
|
|
|
sumimandal085写道：嗨，我想在m 32位帧中传输m个字节。
我想传输5个32位。 提前致谢 请记住，标准UART采用8位数据字。 当然你可以修改它来传输32位字，但是你需要一个可以处理它的接收器。 如果你要进入PC，这是不可能的。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sumimandal085 wrote:REMEMBER that the standard UART assumes 8-bit data words. Certainly you can modify it to transmit 32-bit words, but then you need a receiver which can handle that. And if you're going into a PC, that is not possible. ----------------------------Yes, I do this for a living. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1166浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1544
评论
淘帖
5146
