完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
是否有任何文档可以解释如何使用Xilinx PlanAhead合并EDK和ISE系统？ （我阅读了Xilinx EDK概念，工具和技术指南......） 关于Zynq-7000 SoC（在ZC702中），是否可以使用AXI BRAM控制器连接BRAM并使外部（带有EDK）的一个端口可以从外部访问（使用ISE）？ （这与microlaze处理器相当清楚......）谢谢。 正常 0 假 假 假 EN-US X-NONE X-NONE MicrosoftinternetExplorer4 / *风格定义* / table.MsoNormalTable {mso-style-name：“表正常”; MSO的tstyle-rowband尺寸：0; MSO的tstyle-colband尺寸：0; MSO的风格noshow：是; MSO的风格优先：99; MSO的风格qformat：是的; MSO的风格父母：“”; mso-padding-alt：0 in 5.4pt 0in 5.4pt; MSO的第利润率顶：0in; MSO的第利润率右：0in; MSO的对位余量底：10.0pt; MSO的第利润率左：0in; 行高：115％; MSO的分页：寡妇，孤儿; 字体大小：11.0pt; FONT-FAMILY： “宋体”， “无衬线”; MSO-ASCII-FONT-FAMILY：宋体; MSO-ASCII的主题字体：小的拉丁; mso-fareast-font-family：“Times New Roman”; MSO的远东主题的字体：小调远东; MSO的汉斯 - FONT-FAMILY：宋体; MSO的汉斯 - 主题字体：小的拉丁;} 以上来自于谷歌翻译 以下为原文 Hi, Is there any document available which explains how to merge EDK and ISE systems using Xilinx PlanAhead? (I read Xilinx EDK Concepts, Tools, and Techniques Guide ...) Regarding Zynq-7000 SoC (in ZC702), is it possible to connect BRAM using AXI BRAM controller and make one port external (with EDK) which can be accessed externally (with ISE)? (This is pretty clear with microblaze processor ...) Thank you. 
0
|
|
相关推荐
4个回答
|
|
|
共享BRAM几乎与微纤维系统中的完全相同。
在zynq上为我工作得很好。 存储器是字节可访问的，要驱动到PS的数据在* DOUT *引脚上，PS的数据在BRAM的* DIN *引脚上。 我想您已经知道的另一点是将地址与LSB 2位对齐。 以上来自于谷歌翻译 以下为原文 The Shared BRAM is pretty much exactly the same way as it was in microblaze systems. Worked fine for me on zynq. Memory is byte accessible and the data to be driven to PS is on the *DOUT* pin and data from PS is on *DIN* pin of the BRAM. Just another point, which I suppose you are already aware, is to align the address over the LSB 2 bits. |
|
|
|
|
|
嗨，
关于中断处理，我是否需要将BRAM_ctrl中断连接到ARM处理子系统（即，在L到H：无连接中断连接对话框中（见图））。 这与微纤维相比有所不同...... 谢谢。 以上来自于谷歌翻译 以下为原文 Hi, Regarding interrupt handling, do I need to connect BRAM_ctrl interrupts to ARM processing subsystem (i.e., in L to H: No Connection Interrupt Connection dialog box (see image)). This is something different compared to microblaze ... Thank you. |
|
|
|
|
|
更简单的方法是在Zynq选项卡（您获得GUI）中单击中断部分GIC。
在弹出窗口中，您将拥有一组有效的中断，您可以根据它们的优先级连接它们。 以上来自于谷歌翻译 以下为原文 The easier way is in the Zynq tab (where you get the GUI) just click on the interrupt part GIC. In the pop up window you ll have a set of valid interrupts, and you can connect them based on their priority. |
|
|
|
|
|
嘿
我搜索解释如何使用Bus Axi中断控制器添加中断处理程序的文档。 我dit项目我添加了自己的ip我测试了ip在扫描它的工作现在我想在中断测试ip不幸我不知道怎么做。 你能帮帮我吗？ 以上来自于谷歌翻译 以下为原文 Hey I search document who explain how add interrupt handler with Bus Axi interrupt controller. I dit project I added my own ip I test the ip in scan it's work now I want test the ip in interruption unfortunately I don't know how do it. DO you can help me ? |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1431浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1820
评论
淘帖
2023
