完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
1542
|
我使用16位宽的FIFO深度127，具有不同的读写时钟。
wr_clk = 2 * rd_clk。 我同时做了rd_en和wr_en = 1。 在237 wr_clks之后，我正在切换完整信号（周期= wr_clk周期的两倍）。 我的dout也缺少替代词。 任何人都可以帮忙吗？ 以上来自于谷歌翻译 以下为原文 I am using a 16 bit wide fifo of depth 127 with different read and write clocks. wr_clk= 2* rd_clk. I have made rd_en and wr_en=1 at the same time . After 237 wr_clks, I am getting toggling on full signal (with period= twice the period of wr_clk). Also my dout is missing alternate words. Can any one help? 
0
|
|
相关推荐
2个回答
|
|
|
即使完整的信号切换，因为写入速度比读取速度快，我认为不应该在dout处丢失备用数据。
可能是什么问题？ 以上来自于谷歌翻译 以下为原文 Even if the full signal toggles, because write is at a faster rate than read, missing of alternate data at dout should not occur, I suppose. What may be the problem? |
|
|
|
|
|
看起来你正在写fifo_full。
尝试几乎完整，如果有效，那么你用fifo用户指南检查你的理解！ 以上来自于谷歌翻译 以下为原文 Looks like you are writing on fifo_full. Try with almost full, if that works then your check your understanding with fifo user guide! |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1143浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1319
