1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
乘数IP在virtex中有输出舍入,但在斯巴达中没有。 如果我想用Verilog HDL实现roundinglikevirtexIP。怎么样? 谢谢! 以上来自于谷歌翻译 以下为原文 Hi, The multiplier IP have output rounding in virtex,but not in spartan. If I want to realize the rounding like virtex IP using Verilog HDL. How? Thanks! |
|
相关推荐
1个回答
|
|
看看这里的一些提示:
http://www.xilinx.com/support/documentation/user_guides/ug193.pdf “在向无穷大对称舍入时,CARRYIN位设置为结果的符号位栏。 这确保了中点负数和正数都从零开始舍入。 例如,2.5轮到3轮和-2.5轮到-3轮。 在对称舍入为零时,CARRYIN位设置为结果的符号位。 中点处的正数和负数舍入为零。 例如,2.5轮到2轮和-2.5轮到-2轮。“ 对称舍入的谷歌搜索也会产生很多结果 www.xilinx.com 以上来自于谷歌翻译 以下为原文 Have a look here for some tips: http://www.xilinx.com/support/documentation/user_guides/ug193.pdf "In symmetric rounding towards infinity, the CARRYIN bit is set to the sign bit bar of the result. This ensures that the midpoint negative and positive numbers are both rounded away from zero. For example, 2.5 rounds to 3 and -2.5 rounds to -3. In symmetric rounding towards zero, the CARRYIN bit is set to the sign bit of the result. Positive and negative numbers at the midpoint are rounded towards zero. For example, 2.5 rounds to 2 and -2.5 rounds to - 2." A google search on symmetric rounding will turn up a lot of results as well www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2471 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1428浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-31 00:38 , Processed in 1.460568 second(s), Total 76, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号