完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
你好，
我正在使用ISE 14.2来实现我的设计。 我还生成了一个Post Place和Route Simulation模型。 我在编辑器中打开了这个vhdl网表，看看它。 在那里你可以看到LUT实例。 每个Slice包含4个LUT，因此Slices可用于最多4个功能块。 但是为什么64位Init值设置Slice的所有4个LUT的功能（在下面的例子中标记为红色）总是在切片的每个LUT实例中完全改变，而不仅仅是为一个LUT保留的16位？ 例： lut19353_3449：X_LUT6通用映射（LOC =>“SLICE_X22Y75”，INIT => X“D1C0000000000000”）端口映射（ADR5 => lut18520_36_42230，ADR4 => lut3525_15_43412，ADR1 => i_ecc_FPGA_i_ecc_i_cntr_prgr（0），ADR3 => lut18467_3031_45712，ADR0 => lut3523_13_42257，ADR2 => lut18752_3203_45747，O => lut19353_3449_45707）; lut19276_3394：X_LUT6通用映射（LOC =>“SLICE_X22Y75”，INIT => X“0000001000100010”）端口映射（ADR4 => i_ecc_fpga_i_ecc_i_cntr_prgr（0），ADR0 => i_ecc_fpga_i_ecc_i_cntr_prgr（1），ADR2 => i_ecc_fpga_i_ecc_i_cntr_state（2），ADR1 = > lut3523_13_42257，ADR3 => lut19265_3383_45401，ADR5 => lut19252_34_45396，O => lut19276_3394_45399）; 提前致谢。 问候 托马斯 以上来自于谷歌翻译 以下为原文 Hello, I am using ISE 14.2 implementing my designs. I also generate a Post Place and Route Simulation model. I opened this vhdl netlist in an editor to have a look at it. There you can see the LUT instances. Every Slice contains 4 LUTs so the Slices could be used for up to 4 functional blocks. But why the 64 bit Init Value setting the functionality of all 4 LUTs of a Slice (marked red in the example below) is always changing completely for every LUT instance of a slice and not only in the 16 bit reserved for one LUT? Example: lut19353_3449 : X_LUT6 generic map( LOC => "SLICE_X22Y75", INIT => X"D1C0000000000000" ) port map ( ADR5 => lut18520_36_42230, ADR4 => lut3525_15_43412, ADR1 => i_ecc_fpga_i_ecc_i_cntr_prgr(0), ADR3 => lut18467_3031_45712, ADR0 => lut3523_13_42257, ADR2 => lut18752_3203_45747, O => lut19353_3449_45707 ); lut19276_3394 : X_LUT6 generic map( LOC => "SLICE_X22Y75", INIT => X"0000001000100010" ) port map ( ADR4 => i_ecc_fpga_i_ecc_i_cntr_prgr(0), ADR0 => i_ecc_fpga_i_ecc_i_cntr_prgr(1), ADR2 => i_ecc_fpga_i_ecc_i_cntr_state(2), ADR1 => lut3523_13_42257, ADR3 => lut19265_3383_45401, ADR5 => lut19252_34_45396, O => lut19276_3394_45399 ); Thanks in advance. Regards Thomas 
0
|
|
相关推荐
3个回答
|
|
|
您显示的两个LUT是6输入LUT和所有6个输入，不同的网络连接到输入，并且在LUT中可以使用不同的功能。
为什么你认为INIT值应该相同而且只有16位而不是64位？ ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 The two LUT that you have shown are 6-input LUTs and all 6 inputs used, with different nets connected to the inputs and presumable different functions in the LUTs. Why do you think that the INIT values should be the same and only 16 bits instead of 64 bits? ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
|
每个LUT是一个6输入LUT。
因此，它可以执行6个输入的任意组合功能。 这是通过查找表（LUT！）完成的 - 基本上是为每个输入组合存储LUT的输出值。 有6个输入，因此有64（2 ^ 6）种组合。 这就是64位INIT字符串。 切片与它无关。 切片内的每个LUT都是独立的 - 它们可以具有不同的输入和输出。 输出，可以连接到片内的其他资源（宽MUX，进位链，触发器）。 因此，它们中的每一个都可以，应该并且确实具有其自己的64位INIT字符串。 Avrum 以上来自于谷歌翻译 以下为原文 Each LUT is a 6 input LUT. Therefore it can do any arbitrary combinatorial function of 6 inputs. This is done with a Look Up Table (LUT!) - basically is stores the output value of the LUT for each of the combinations of inputs. There are 6 inputs, hence 64 (2^6) combinations. That is what the 64 bit INIT string is. The slice has nothing to do with it. Each of the LUTs within the slice are independent - they can have different inputs & outputs, and can be connected to other resources within the slice (wide MUXes, carry chains, flip-flops). Thus each one of them can, should, and does have its own 64 bit INIT string. Avrum |
|
|
|
|
|
嗨，
谢谢您的回复。 我认为这个INIT值属于具有4个LUT的切片，因此64位字符串/ 4个LUT =每个LUT 16位。 正如你们两个回答的那样：这个INIT值属于一个切片的LUT，而不属于一个切片，因此每个LUT为64位。 非常感谢你。 亲切的问候 托马斯 以上来自于谷歌翻译 以下为原文 Hi, Thank you for your replies. I thought this INIT value belongs to the slice with its 4 LUTs so 64-bit String / 4 LUTs = 16 bit per LUT. As you both replied: This INIT value belongs to the LUT of a slice and not to a slice so it is 64 bit per LUT. Thank you very much. Kind regards Thomas |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1151浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1424
评论
淘帖
3924
