完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我只有非常有限的知识来使用tcl命令进行时序分析（不用于时序约束，仅用于时序分析）。
这些命令如下： check_timing report_timing_summary 我希望知道一些最常见的tcl命令来进行时序分析，例如： 1.如何检查输入或输出的时间？ 2.如何检查源时钟和目标时钟的某些路径是否为特定时钟？ 如果有人可以在这里发布你总是使用的常用命令，或者推荐一些教程，那就太棒了。 提前致谢。 以上来自于谷歌翻译 以下为原文 I only have very limited knowledge to use tcl command to do timing analysis (Not for timing constrain, only for timing analysis). These commands like: check_timing report_timing_summary I hope to know some most common tcl commands to do timing analysis, e.g: 1. How can I check the timing for input or output? 2. How can I check some paths which are source clock and destination clock are sepecific clocks? If someone can post here those common commands you always use, or recommand some tutorials, that will be great. Thanks in advance. 
0
|
|
相关推荐
5个回答
|
|
|
嗨，
以下是常见的时序tcl命令列表： 有关更多详细信息，请参阅以下文档： http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug835-vivado-tcl-commands.pdf 问候， 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, Here is a list of common timing tcl commands: You can refer to the following document for more details: http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug835-vivado-tcl-commands.pdf Regards, View solution in original post |
|
|
|
|
|
嗨，Report_timing -from [get_ports xxx] -to [get_ports yyy]您可以尝试使用以下命令报告不同时钟域之间的路径.Report_timing -from [get_clocks xxx] -to [get_clocks yyy]您需要在使用之前使用create_clock命令定义时钟
这个。 您也可以使用GUI，转到工具 - >计时 - >报告计时。 这会将您引导至如下对话框。 在这里，您可以找到时间路径的有效起点/终点并进行相应分析。 谢谢，迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, Report_timing -from[get_ports xxx] -to [get_ports yyy] You may try below command to report paths between different clock domains Report_timing -from[get_clocks xxx] -to [get_clocks yyy] You need to define the clocks using create_clock command before using this. You can also use GUI, go to Tools --> Timing --> Report timing. This directs you to dialog box as below . Here you can find the valid start points/end points for timing path and analyze accordingly. Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
嗨，
您是否检查了TCL命令参考指南Pg 29，了解与时序相关的不同TCL命令-http：//www.xilinx.com/support/documentation/sw_manuals/xilinx2012_2/ug835-vivado-tcl-commands.pdf。 除此之外，还有许多Xilinx.com上的文档 几个文件。 1）http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_1/ug945-vivado-using-constraints-tutorial.pdf 2）http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_4/ug903-vivado-using-constraints.pdf 3）http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_2/ug938-vivado-design-analysis-closure-tutorial.pdf 希望这可以帮助。 一般约束页面 - 链接 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, Have you Check the TCL command reference guide Pg 29 for the different timing related TCL commands - http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_2/ug835-vivado-tcl-commands.pdf. Apart from this thre are lots of documents out there on Xilinx.com Few documents. 1) http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_1/ug945-vivado-using-constraints-tutorial.pdf 2) http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_4/ug903-vivado-using-constraints.pdf 3) http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_2/ug938-vivado-design-analysis-closure-tutorial.pdf Hope this helps. General constraints page - link Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
|
|
嗨，
以下是常见的时序tcl命令列表： 有关更多详细信息，请参阅以下文档： http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug835-vivado-tcl-commands.pdf 问候， 以上来自于谷歌翻译 以下为原文 Hi, Here is a list of common timing tcl commands: You can refer to the following document for more details: http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug835-vivado-tcl-commands.pdf Regards, |
|
|
|
|
|
谢谢大家。我会阅读这些文件。
谢谢。 以上来自于谷歌翻译 以下为原文 Thanks all of you. I will read the documents. Thanks. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1169浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3129
评论
淘帖
1780
